[PATCH OLK-6.6] net/hinic5:Update hinic5 to support PXE

+ * 2. represented by logarithm. Each MTT table can

+ * contain 1, 2, 4, 8, and 16 PA) + */ + u8 rsvd[3]; + u32 num_mtts; /**< Number of MTT table (4M) */ + u32 log_mtt_seg; /**< segmet of log mtt */ + u32 mtt_entry_sz; /**< MTT table size 8B, including 1 PA(64bits) */ + + u32 log_ubrc_seg; /**< segmet of log ubrc */ + u32 ubrc_depth; /**< ubrc depth */ + u32 ubrc_entry_size; /**< ubrc entry size */ + + u32 max_jfrc_num; /**< max jfrc num */ + u32 jfrc_depth; /**< jfrc depth */ + u32 rsvd_u32[5]; +}; + +/** + * @brief struct ub_get_cfg_cap_cmd - 获取ub设备能力 + * @details udma 设备初始化/mpu ub 初始化根据func_id获取设备能力 + */ +struct ub_get_cfg_cap_cmd { + struct mgmt_msg_head head; + + u16 func_id; /**> function func_id */ + u8 rsvd[2]; +}; + +/** + * @brief struct ub_get_cfg_cap_resp - 获取ub设备能力response + * @details udma 设备初始化/mpu ub 初始化根据func_id获取设备能力 + */ +struct ub_get_cfg_cap_resp { + struct mgmt_msg_head head; + struct ub_dev_cap_udma_res + udma_res; /**> ub_get_cfg_cap_resp @see > ub_dev_cap_udma_res*/ + struct ub_dev_cap dev_cap; /**> ub_get_cfg_cap_resp @see > ub_dev_cap*/ + u32 ub_cmd_ext[0]; +}; + +/** + * @brief struct ub_qos_cmd - ub设备qos限速能力 + * @details udma dfx 设置qos限速的bps、vnic、pps能力 + */ +typedef struct ub_qos_cmd { + struct mgmt_msg_head head; + u16 func_id; /**< func_id */ + u16 vnic_id; /**< 指定vnic的id */ + u16 xir_type; /**< 0: 保证速率 cir, 1: 峰值速率 pir */ + u16 rsvd; + u32 bps; /**< 修改指定vnic的bps限速 */ + u32 pps; /**< 修改指定vnic的pps限速 */ +} ub_qos_cmd_s; + +/** + * @brief struct ub_dfx_cfg_cap_param_cmd - ub dfx set/get cfg cap + * @details udma dfx set/get cfg + */ +typedef struct ub_dfx_cfg_cap_param_cmd { + struct mgmt_msg_head head; + u16 index; + u16 rsvd; + u32 param[4]; +} ub_dfx_cfg_cap_param_cmd_s; + +/** + * @brief struct ub_cc_para - ub dfx 获取cc配置 + * @details udma ioctl阶段 dfx 获取cc配置 + */ +typedef struct ub_cc_para { + struct { + u32 dw[2]; /** < 算法无关的公共参数，预留8B */ + } common; + union { + struct { + u8 wnd_min; /**< (wnd_min+1)*8代表实际窗口 */ + u8 init_wnd; /**< 初始窗口 */ + u8 alpha; /**< LDCP算法的4个参数，扩大64倍 */ + u8 beta; /**< cc算法beta参数 */ + u8 gamma; /**< cc算法gamma参数 */ + u8 eta; /**< cc算法eta参数 */ + } ldcp; + struct { + u8 alpha; + u8 beta; + u8 eta; + u8 wnd_min; + u8 init_wnd; + u8 cc_unit; + } caqm; + u32 dw[6]; ///< 算法相关参数，预留24B + }; +} ub_cc_para_s; + +/** + * @brief struct ub_cc_para_cmd - ub dfx 设置cc配置 + * @details udma ioctl阶段 dfx 设置cc配置 + */ +typedef struct ub_cc_para_cmd { + struct mgmt_msg_head head; + u8 algo; + u8 index; + u8 rsvd[2]; + ub_cc_para_s para; +} ub_cc_para_cmd_s; + +/** + * @brief struct ub_rx_rate_limit_para - 整机限速 + * @details ub整机限速ACC算法默认参数调整 + */ +typedef struct ub_rx_rate_limit_para { + struct { + u16 down_period; + u16 up_period; + u16 alpha1; + u16 n1; + u16 alpha2; + u16 alpha3; + u16 min_rate; + u16 init_rate; + u8 n2; + u8 beta; + u16 resv; + } pattern; +} ub_rx_rate_limit_s; + +/** + * @brief struct ub_rx_rate_limit_acc_cmd - 整机限速 + * @details ub整机限速ACC算法默认参数调整 + */ +typedef struct ub_rx_rate_limit_acc_cmd { + struct mgmt_msg_head head; + ub_rx_rate_limit_s + para; /**< ub_rx_rate_limit_acc_cmd @see > ub_rx_rate_limit_para */ +} ub_rx_rate_limit_acc_cmd_s; + +/**@struct ub_rx_rate_limit_wred_cmd +* @brief ub dfx config rx rate limit wred +*/ +typedef struct ub_rx_rate_limit_wred_cmd { + struct mgmt_msg_head head; + u32 cmd; + u32 wred_idx; + u32 start_val; + u32 end_val; +} ub_rx_rate_limit_wred_cmd_s; + +/** + * @brief struct ub_set_multi_mode_cmd - 设置多路径模式 + * @details ub dfx 动态设置多路径模式 + */ +typedef struct ub_set_multi_mode_cmd { + struct mgmt_msg_head head; + u32 multi_path_mode; + u32 func_id; +} ub_set_multi_mode_cmd_s; + +/**@struct ub_dfx_cap_ctr_cmd +* @brief ub dfx capture counter command +*/ +typedef struct ub_dfx_cap_ctr_cmd { + struct mgmt_msg_head head; + u16 index; + u16 rsvd; + u32 value; +} ub_dfx_cap_ctr_cmd_s; + +/**@struct ub_dfx_drop_cmd +* @brief ub dfx drop cfg info +*/ +struct ub_dfx_drop_cmd { + struct mgmt_msg_head head; + u32 func_port; + u32 drop_level; + u32 rsvd[2]; +}; + +typedef struct ub_vm_glb_xid_cfg_data { + u32 min_jetty_num; /**< min jetty num */ + u32 max_jetty_num; /**< max jetty num */ + u32 min_jfr_num; /**< min jfr num */ + u32 max_jfr_num; /**< max jfr num */ + + union { + struct { + u32 min_jetty_num : 1; /**< min jetty num */ + u32 max_jetty_num : 1; /**< max jetty num */ + u32 min_jfr_num : 1; /**< min jfr num */ + u32 max_jfr_num : 1; /**< max jfr num */ + u32 rsvd : 28; + } bs; /**< 1表示对应字段有效，0表示无效 */ + u32 value; + } mask; + + u32 rsvd[3]; +} ub_vm_glb_xid_cfg_data_s; + +/** + * @brief struct ub_vm_global_xid_cfg_cmd - 设置vm xid + * @details urma 调用ub设置vm xid + */ +typedef struct ub_vm_global_xid_cfg_cmd { + struct mgmt_msg_head head; + + u16 vfid; /**< vm vfid */ + u16 rsvd; + + ub_vm_glb_xid_cfg_data_s xid_cfg; +} ub_vm_global_xid_cfg_cmd_s; + +/** + * @brief struct ub_migrate_set_drain_cmd - ub migrate 设置迁移引流 + * @details ub reset/mpu ub 初始化时设置迁移引流 + */ +struct ub_migrate_set_drain_cmd { + struct mgmt_msg_head head; + u16 func_id; /**< vf func_id */ + u8 drain_en; /**< 引流使能开关[0,1] */ + u8 rsvd[3]; +}; + +/** + * @brief struct ub_migrate_wait_thread_wait - ub migrate 设置io线程 + * @details mpu 初始化设置io线程 + */ +struct ub_migrate_wait_thread_wait { + struct mgmt_msg_head head; + u16 func_id; /**< vf func_id */ + u8 vf_index; /**< vf index */ + u8 rsvd[5]; +}; + +/** + * @brief struct ub_mpu_cache_line_s - sm表数据查询 + * @details ub mpu 初始化，查询ub_mpu_cache_line sm表数据 + */ +typedef struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd : 9; + u32 valid : 1; /**< 是否有效 */ + u32 cl_size : 2; /**< 查询buff 大小 */ + u32 cl_end : 10; /**< 结束位置 */ + u32 cl_start : 10; /**< 查询起始位置 */ +#else + u32 cl_start : 10; /**< 查询起始位置 */ + u32 cl_end : 10; /**< 结束位置 */ + u32 cl_size : 2; /**< 查询buff 大小 */ + u32 valid : 1; /**< 是否有效 */ + u32 rsvd : 9; +#endif +} ub_mpu_cache_line_s; + +#define UB_MPU_CACHE_LINE_NUM 8 + +/** + * @brief struct ub_migrate_get_cache_line - sm cache数据查询 + * @details ub mpu 初始化，从smf 表中获取ub cache line + */ +struct ub_migrate_get_cache_line { + struct mgmt_msg_head head; + u16 func_id; /**< ub vf func_id */ + u16 cache_line_num; /**< get cache num ,ub default 8 */ + ub_mpu_cache_line_s cache_line[UB_MPU_CACHE_LINE_NUM]; + u32 rsvd[5]; +}; + +/** + * @brief struct ub_migrate_get_func_cap - ub migrate get function capabilities + * @details ub mpu init，get ub function capabilities + */ +struct ub_migrate_get_func_cap { + struct mgmt_msg_head head; + u16 func_id; /**< function func_id */ + u16 rsvd1; + u32 jetty_xid_start; /**< jetty xid 起始位置 */ + u32 jetty_xid_end; /**< jetty xid 结束位置 */ + u32 jfc_xid_start; /**< jfc xid 起始位置 */ + u32 jfc_xid_end; /**< jetty xid 结束位置 */ + u32 tpgn_start; /**< tpgn 起始位置 */ + u32 tpgn_end; /**< tpgn 结束位置 */ + u32 rsvd[3]; +}; + +/** + * @brief struct ub_ctr_bytes - ub counter size + * @details ub counter size + */ +struct ub_ctr_bytes { + u64 pkt_bytes; /**< 单个包大小 */ + u64 pkt_num; /**< 包数量 */ +}; + +/** + * @brief struct ub_ctr_rx_tx_bytes - 微码rxtx 的counter + * @details ub_port_traffic 命令获取微码rxtx 的counter + */ +struct ub_ctr_rx_tx_bytes { + struct ub_ctr_bytes dp_rx; /**< dp rx @see > ub_ctr_bytes */ + struct ub_ctr_bytes dp_tx; /**< dp tx @see > ub_ctr_bytes */ + struct ub_ctr_bytes local_rx; /**< local rx @see > ub_ctr_bytes */ + struct ub_ctr_bytes local_tx; /**< local rx @see > ub_ctr_bytes */ +}; + +/** + * @brief struct ub_ctr_array_bytes - 微码rxtx 的counter + * @details ub_port_traffic 命令获取微码rxtx 的counter + */ +struct ub_ctr_array_bytes { + struct ub_ctr_rx_tx_bytes + cur[UB_VF_NUM_MAX]; /**< current ub rx tx counter @see > ub_ctr_rx_tx_bytes */ + struct ub_ctr_rx_tx_bytes back + [UB_VF_NUM_MAX]; /**< back ub rx tx counter @see > ub_ctr_rx_tx_bytes */ +}; + +/** + * @brief struct ub_dfx_port_statistics_cmd - 端口粒度流量统计 + * @details udma ioctl ub_port_traffic 端口粒度流量统计 + */ +typedef struct ub_dfx_port_statistics_cmd { + struct mgmt_msg_head head; + struct ub_ctr_rx_tx_bytes + ctr_array_cur; /**< ub rx tx counter @see > ub_ctr_rx_tx_bytes */ + u64 cur_time; /**< current time */ + u32 rsvd[2]; +} ub_dfx_port_statistics_cmd_s; + +/** + * @brief struct ub_dfx_port_statistics_cmd_inbuf - 端口粒度流量统计inbuf + * @details udma ioctl ub_port_traffic 端口粒度流量统计 + */ +typedef struct ub_dfx_port_statistics_cmd_inbuf { + struct mgmt_msg_head head; + u8 port_id; /**< port of cmd */ + u8 cos; /**< cos of cmd */ + u16 rsvd; +} ub_dfx_port_statistics_cmd_inbuf_s; + +/** + * @brief struct ub_dfx_vf_statistics_cmd_inbuf - vf粒度流量统计inbuf + * @details udma ioctl ub_port_traffic vf粒度流量统计 + */ +typedef struct ub_dfx_vf_statistics_cmd_inbuf { + struct mgmt_msg_head head; + u8 vf_id; /**< vf_id of cmd */ + u16 rsvd; +} ub_dfx_vf_statistics_cmd_inbuf_s; + +/** + * @brief struct udma_pf_bdf_info - 查询function的bdf信息 + * @details dfx bdf_info命令查询所有function的BDF信息 + */ +typedef struct udma_pf_bdf_info { + u8 itf_idx; /**< itf_idx of bdf_info cmd */ + u16 bdf; /**< bdf of bdf_info cmd */ + u8 pf_bdf_info_vld; /**< pf_bdf_info_vld of bdf_info cmd 是否有效[0,1]*/ +} udma_pf_bdf_info_s; + +/** + * @brief struct udma_vf_bdf_info - 查询指定vf的信息 + * @details dfx bdf_info命令查询所有vf的bdf信息 + */ +typedef struct udma_vf_bdf_info { + u16 glb_pf_vf_offset; /**< global_func_id offset of 1st vf in pf */ + u16 max_vfs; /**< vf number */ + u16 vf_stride; /**< VF_RID_SETTING.vf_stride */ + u16 vf_offset; /**< VF_RID_SETTING.vf_offset */ + u8 bus_num; /**< tl_cfg_bus_num */ + u8 rsv[3]; +} udma_vf_bdf_info_s; + +/** + * @brief struct udma_cmd_get_bdf_info - 查询function的bdf信息 + * @details dfx bdf_info命令查询所有function的bdf信息 + */ +typedef struct udma_cmd_get_bdf_info { + struct mgmt_msg_head head; + struct udma_pf_bdf_info pf_bdf_info[UB_PCIE_MODE_PF_NUM]; + struct udma_vf_bdf_info vf_bdf_info[UB_PCIE_MODE_PF_NUM]; + u32 vf_num; /**< vf num */ +} udma_cmd_get_bdf_info_s; + +/** + * @brief struct ub_dfx_modify_func_table_cmd - dfx 更新func_table + * @details dfx动态更新func_table + */ +typedef struct ub_dfx_modify_func_table_cmd { + struct mgmt_msg_head head; + struct { + struct { + u32 rsvd : 26; + u32 ub_en : 1; /**< ub_en enable[0,1] */ + u32 mtt_pro_en : 1; /**< mtt_pro_en[0,1] */ + u32 ub_link_en : 1; /**< ub link enable[0,1] */ + u32 traffic_en : 1; /**< traffic enable[0,1] */ + u32 debug_en : 1; /**< debug enable[0,1] */ + u32 lwb_en : 1; /**< lwb enable[0,1] */ + } bs; + struct { + u32 rsvd : 26; + u32 ub_en : 1; /**< ub_en enable[0,1] */ + u32 mtt_pro_en : 1; /**< mtt_pro_en[0,1] */ + u32 ub_link_en : 1; /**< ub link enable[0,1] */ + u32 traffic_en : 1; /**< traffic enable[0,1] */ + u32 debug_en : 1; /**< debug enable[0,1] */ + u32 lwb_en : 1; /**< lwb enable[0,1] */ + } bs_flag; /**< 是否修改的标记*/ + } func_table_modify_attr; + u16 func_id; /**< func table func_id */ + u8 rsvd[2]; +} ub_dfx_modify_func_table_cmd_s; + +/** + * @brief struct filter_node - filter node + * @details ub 初始化、udma ioctl获取ub filter 信息 + */ +struct filter_node { + u32 start; /**< 起始位置 */ + u32 size; /**< 取值大小 */ + u16 in_use; /**< 是否使用[0,1] */ + u16 vf_id; /**< vf vf_id */ +}; + +/** + * @brief struct ub_cmd_get_ub_filter_info_resp - dfx get ub_filter_info + * @details ub 初始化、udma ioctl获取ub filter 信息 + */ +struct ub_cmd_get_ub_filter_info_resp { + struct mgmt_msg_head head; + struct filter_node + filter_list[UB_VF_NUM_MAX + + 1]; /**< ub filter resp @see > filter_node */ + u32 size; /**< size of ub filter resp */ +}; + +/** + * @brief struct ub_cmd_common_resp - ub common response + * @details ub 初始化获取ub common response信息 + */ +struct ub_cmd_common_resp { + struct mgmt_msg_head head; +}; + +/** + * @brief struct ub_migrate_thread_cfg_param - setting ub migrate thread + * @details mpu ub 初始化查询ub migrate io 线程 + */ +typedef struct { + u8 index; /**< 资源索引 */ + u8 thread_num; /**< 拉起STL TIMER线程数 */ + u16 vfid; + u32 xid1; /**< jfrc结束编号，从0开始编号[0,jfrc_end);TPG排空时tpgn_start复用该字段 */ + u32 xid2; /**< jetty/jfs结束编号，从jfrc_end开始编号[jfrc_end,jetty_end);TPG排空时tpgn_end复用该字段 */ + u32 addr_h; /**< dma内存地址高32bit */ + u32 addr_l; /**< dma内存地址低32bit */ + u32 remain_query_cnt; /**< 剩余查询排空的次数 */ +} ub_migrate_thread_cfg_param; + +/** + * @brief struct ub_migrate_cfg_thread_param_cmd_s - setting ub_migrate_thread + * @details mpu ub 初始化查询ub migrate io 线程 + */ +typedef struct { + struct mgmt_msg_head head; + ub_migrate_thread_cfg_param + param; /**> setting ub_migrate_thread @see ub_migrate_thread_cfg_param*/ +} ub_migrate_cfg_thread_param_cmd_s; + +#define UB_FEAT_BITMAP_U64_MAX 4 /**< setting ub feat bitmap max size */ +/** + * @brief struct ub_feat_nego_s - get support ub feature of nego + * @details udma probe/mpu ub init get support ub feature of nego + */ +typedef struct { + struct mgmt_msg_head head; + u64 feat_bitmap[UB_FEAT_BITMAP_U64_MAX]; +} ub_feat_nego_s; + +#define UB_MIGRATE_STATE_LOG_START 0 /**< log start */ +#define UB_MIGRATE_STATE_PRE_DEACTIVATE 1 /**< pre deactivate */ +#define UB_MIGRATE_STATE_DEACITVATE 2 /**< deactivate */ +#define UB_MIGRATE_STATE_SAVE 3 /**< save */ +#define UB_MIGRATE_STATE_LOG_STOP 4 /**< log stop */ +#define UB_MIGRATE_STATE_RESET 5 /**< reset */ +#define UB_MIGRATE_STATE_CANCEL 6 /**< cancel */ +#define UB_MIGRATE_STATE_PRE_ACTIVATE 7 /**< pre activate */ +#define UB_MIGRATE_STATE_RESTORE 8 /**< restore */ +#define UB_MIGRATE_STATE_ACTIVATE 9 /**< activate */ +#define UB_MIGRATE_STATE_POST_ACTIVATE 10 /**< post activate */ + +/** + * @brief struct ub_migrate_state_notify - ub_migrate_state_notify + * @details mpu ub 迁移状态 + */ +typedef struct { + u8 index; /**< 资源索引，[0,1]有效 */ + u8 state; /**< 迁移状态 */ + u16 vfid; +} ub_migrate_state_notify; + +/** + * @brief struct ub_migrate_state_notify_cmd_s - ub_migrate_state_notify + * @details mpu ub 迁移状态通知 + */ +typedef struct { + struct mgmt_msg_head head; + ub_migrate_state_notify + param; /**> notify ub_migrate_state @see ub_migrate_state_notify */ +} ub_migrate_state_notify_cmd_s; + +/** + * @brief struct ub_fast_path_ctrl_cmd_s + * @details 配置快路径开关控制命令消息体 + */ +typedef struct { + struct mgmt_msg_head msg_head; + + u16 chan_id; /* channel 0~6 */ + u16 smf_id; /* SMF0~SMF7 */ + u16 func_id; + u16 op_type; /* 1:set 2:get */ + + union { + struct { + u32 rsvd : 30; + u32 sm_fde_en : 1; + u32 ipsurx_ctrl_en : 1; + } bs; + u32 value; + } attr; + + union { + struct { + u32 rsvd : 30; + u32 sm_fde_en : 1; + u32 ipsurx_ctrl_en : 1; + } bs; + u32 value; + } mask; + + u16 lwb_en; /* func ucode fastpath enable flag */ + u16 rsvd1; + u32 rsvd2; +} ub_fast_path_ctrl_cmd_s; + +#endif diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_mpu_dfx_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_mpu_dfx_cmd_defs.h new file mode 100644 index 000000000..63ce0a0c9 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_mpu_dfx_cmd_defs.h @@ -0,0 +1,337 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2024. All rights reserved. + * Description: UB mpu cmd def define. + */ + +#ifndef UB_MPU_DFX_CMD_DEFS_H +#define UB_MPU_DFX_CMD_DEFS_H + +#include "base_type.h" +#include "mpu_cmd_base_defs.h" + +#define UB_LAT_TIME_GAP_NUM 8 /**< setting ub lat time of gap num */ + +/** + * @brief struct ub_ctr_perf - 查询ub counter 性能具体指标 + * @details 具体查询当前counter数量 + */ +typedef struct ub_ctr_perf { + u64 ctr_cur; /**< 当前时间的counter数量 */ + u64 cur_time; /**< 当前时间 */ +} ub_ctr_perf_s; + +/** + * @brief struct ub_ctr_performance - dfx 工具查询微码ub counter 性能 + * @details ub mpu 通过命令查询微码tatx、tptx、tarx、taackrx、taacktx相关阶段counter + */ +typedef struct ub_ctr_performance { + struct ub_ctr_perf tareq_tatx; /**< tatx number of current req counter */ + struct ub_ctr_perf taack_tatx; /**< tatx number of current ack counter */ + struct ub_ctr_perf tarsp_tatx; /**< tatx number of current rsp counter */ + struct ub_ctr_perf tareq_tptx; /**< tptx number of current req counter */ + struct ub_ctr_perf taack_tptx; /**< tptx number of current ack counter */ + struct ub_ctr_perf tarsp_tptx; /**< tptx number of current rsp counter */ + struct ub_ctr_perf tareq_rx; /**< tarx number of current req counter */ + struct ub_ctr_perf tarsp_rx; /**< tarx number of current rsp counter */ + struct ub_ctr_perf taack_rx; /**< tarx number of current ack counter */ + struct ub_ctr_perf tpacktx; /**< tp ack tx number of current counter */ + struct ub_ctr_perf tpackrx; /**< tp ack rx number of current counter */ + struct ub_ctr_perf + lwb_req_tx; /**< lwb req tx number of current counter */ + struct ub_ctr_perf + lwb_req_rx; /**< lwb req rx number of current counter */ +} ub_ctr_performance_s; + +/** + * @brief struct ub_ctr_array_ctrs - 一段时间ub counter performance查询 + * @details ub mpu 通过命令查询当前时间和back 时间端counter + */ +typedef struct ub_ctr_array_ctrs { + struct ub_ctr_performance cur[UB_LAT_TIME_GAP_NUM]; + struct ub_ctr_performance back[UB_LAT_TIME_GAP_NUM]; +} ub_ctr_array_ctrs_s; + +/** + * @brief struct ub_perf_ctr_outbuf - ub counter performance outbuf + * @details ub mpu 通过命令查询counter outbuf + */ +typedef struct ub_perf_ctr_outbuf { + struct mgmt_msg_head head; + struct ub_ctr_performance + ctr_cur; /**< ub_perf_ctr_outbuf @see > ub_ctr_performance */ + u64 cur_time; /**< current time */ +} ub_perf_ctr_outbuf_s; + +/** + * @brief struct ub_dfx_perf_ctr_cmd_inbuf - dfx query ub performance counter inbuf + * @details ub mpu 通过命令性能 counter输入inbuf + */ +typedef struct ub_dfx_perf_ctr_cmd_inbuf { + struct mgmt_msg_head head; + u8 gap_index; /**> gap_index of dfx */ + u8 rsvd2[3]; /**< 保留字段 */ +} ub_dfx_perf_ctr_cmd_inbuf_s; + +/** + * @brief enum ub_dfx_tools_feature - ub dfx设置feature + * @details ub mpu feature 具体取值范围 ["invalid_feature", "migrate1", "migrate2"] + */ +typedef enum { + UB_DFX_FEATURE_INVALID = 0, /**> invalid_feature mode*/ + UB_DFX_FEATURE_MIGRATE1 = 1, /**> migrate1 mode*/ + UB_DFX_FEATURE_MIGRATE2 = 2, /**> migrate2 mode*/ + UB_DFX_FEATURE_MAX +} ub_dfx_tools_feature; + +/** + * @brief struct ub_dfx_tools_cfg - ub dfx设置工具配置 + * @details ub mpu 初始化和通过命令设置tools配置 + */ +typedef struct { + u32 tool_en; /**< tools enable [0,1] */ + u32 feature; /**< ub_dfx_tools_feature @see > ub_dfx_tools_feature */ + u32 p1; /**< param1 */ + u32 p2; /**< param2 */ + u32 p3; /**< param3 */ + u32 p4; /**< param4 */ +} ub_dfx_tools_cfg; + +/** + * @brief struct ub_dfx_tools_cfg - ub dfx设置工具配置 + * @details ub mpu 初始化和通过命令设置tools配置 + */ +typedef struct { + struct mgmt_msg_head msg_head; + ub_dfx_tools_cfg cfg; /**< ub_dfx_tools_cmd @see > ub_dfx_tools_cfg */ +} ub_dfx_tools_cmd; + +#define UB_DFX_TOOLS_CMD_RESP_DATA_LEN 8 /**< ub dfx reponse data length */ +/** + * @brief struct ub_dfx_tools_cmd_resp - ub dfx设置tools response + * @details ub mpu 初始化和通过命令设置tools配置response + */ +typedef struct { + struct mgmt_msg_head msg_head; + u32 data[UB_DFX_TOOLS_CMD_RESP_DATA_LEN]; +} ub_dfx_tools_cmd_resp; + +/** + * @brief enum ub_l2d_dfx tile_id command + */ +typedef enum { + UB_L2D_DFX_TILE_ID_INVALID = 0, /**< tile_id command invalid */ + UB_L2D_DFX_TILE_ID_TILE0, /**< tile_id command, tile 0 */ + UB_L2D_DFX_TILE_ID_TILE1, /**< tile_id command, tile 1 */ + UB_L2D_DFX_TILE_ID_TILE2, /**< tile_id command, tile 2 */ + UB_L2D_DFX_TILE_ID_TILE3, /**< tile_id command, tile 3 */ + UB_L2D_DFX_TILE_ID_TILE4, /**< tile_id command, tile 4 */ + UB_L2D_DFX_TILE_ID_TILE5, /**< tile_id command, tile 5 */ + UB_L2D_DFX_TILE_ID_TILE6, /**< tile_id command, tile 6 */ + UB_L2D_DFX_TILE_ID_TILE7, /**< tile_id command, tile 7 */ + UB_L2D_DFX_TILE_ID_TILE_ALL, /**< tile_id command, tile ALL */ +} ub_l2d_dfx_tile_id; + +/** + * @brief enum ub_l2d_dfx module command + */ +typedef enum { + UB_L2D_DFX_MODULE_INVALID = 0, /**< module command invalid */ + UB_L2D_DFX_MODULE_DFX_TBL /**< module command dfx_table */ +} ub_l2d_dfx_module; + +/** + * @brief enum ub_l2d_dfx sub_type command + */ +typedef enum { + UB_L2D_DFX_SUB_TYPE_INVALID = 0, /**< sub_type command invalid */ + UB_L2D_DFX_SUB_TYPE_SHOW, /**< sub_type command show */ + UB_L2D_DFX_SUB_TYPE_CONFIG /**< sub_type command config */ +} ub_l2d_dfx_sub_type; + +/** + * @brief enum ub_l2d_dfx parm command + */ +typedef enum { + UB_L2D_DFX_PARM_INVALID = 0, /**< parm command invalid */ + UB_L2D_DFX_PARM_TA_MAX_LOOP_CNT, /**< parm command ta_max_loop_cnt */ + UB_L2D_DFX_PARM_TA_JETTY_TO_TP_RATIO, /**< parm command ta_jetty_to_tp_ratio */ + UB_L2D_DFX_PARM_TA_TO_TP_DB_CNT, /**< parm command ta_to_tp_db_cnt */ + UB_L2D_DFX_PARM_CACHE_THRESHOL, /**< parm command cache_threshold */ + UB_L2D_DFX_PARM_TA_MAX_OUTSTANDING_SSN, /**< parm command ta_max_outstanding_ssn */ + UB_L2D_DFX_PARM_TP_ACK_AGG_THRESHOLD, /**< parm command tp_ack_agg_threshold */ + UB_L2D_DFX_PARM_TP_ACK_AGG_TIME, /**< parm command tp_ack_agg_time */ + UB_L2D_DFX_PARM_TA_ACK_AGG_THRESHOLD, /**< parm command ta_ack_agg_threshold */ + UB_L2D_DFX_PARM_TA_ACK_AGG_TIME, /**< parm command ta_ack_agg_time */ + UB_L2D_DFX_PARM_TSO_NUM_MAX, /**< parm command tso_num_max */ + UB_L2D_DFX_PARM_TSO_LEN_MAX, /**< parm command tso_len_max */ + UB_L2D_DFX_PARM_PORT_SELECT_MODE, /**< parm command port_select_mode */ + UB_L2D_DFX_PARM_LAT_MODE, /**< parm command lat_mode */ + UB_L2D_DFX_PARM_RES_TAMSN_EN, /**< parm command res_tamsn_en */ + UB_L2D_DFX_PARM_CPB_ALLOC_RETRY_NUM, /**< parm command cpb_alloc_retry_num */ + UB_L2D_DFX_PARM_REQ_TP_CREDIKT, /**< parm command req_tp_credit */ + UB_L2D_DFX_PARM_RSP_TP_CREDIKT, /**< parm command rsp_tp_credit */ +} ub_l2d_dfx_parm; + +/** + * @brief struct ub_l2d_dfx_cmd_resp_s - ub l2d dfx, mpu返回resp + * @details ub mpu 初始化和通过命令设置ub l2d dfx配置response + */ +#define UB_L2D_DFX_CMD_RESP_DATA_LEN 16 /**< @see l2d_ub_dfx_s */ +typedef struct { + struct mgmt_msg_head msg_head; /**< ub_l2d_dfx_cmd_resp, msg_head */ + u32 data[UB_L2D_DFX_CMD_RESP_DATA_LEN]; /**< ub_l2d_dfx_cmd_resp, data section */ +} ub_l2d_dfx_cmd_resp_s; + +typedef enum { UB_L2D_TBL_MOD_INVALID = 0, UB_L2D_TBL_MOD_DFX } ub_l2d_tbl_mod; + +typedef enum { + UB_L2D_TBL_OP_INVALID = 0, + UB_L2D_TBL_OP_SET, + UB_L2D_TBL_OP_GET +} ub_l2d_tbl_op_type; + +typedef struct tag_l2d_ub_dfx_tbl_attr { + union { + struct { + u32 ta_max_outstanding_ssn : 4; + u32 cache_threshold : 16; + u32 ta_to_tp_db_cnt : 4; + u32 ta_jetty_to_tp_ratio : 4; + u32 ta_max_loop_cnt : 4; + } bs; + u32 value; + } dw0; + + union { + struct { + u32 port_select_mode : 2; + u32 tso_len_max : 8; + u32 tso_num_max : 6; + u32 ta_ack_agg_time : 4; + u32 ta_ack_agg_threshold : 4; + u32 tp_ack_agg_time : 4; + u32 tp_ack_agg_threshold : 4; + } bs; + u32 value; + } dw1; + + union { + struct { + u32 cpb_alloc_retry_num : 8; + u32 rsvd : 7; + u32 res_tamsn_en : 1; + u32 lat_mode : 16; + } bs; + u32 value; + } dw2; + + union { + struct { + u32 rsp_tp_credit : 16; + u32 req_tp_credit : 16; + } bs; + u32 value; + } dw3; + + u32 rsvd[11]; + + union { + struct { + u32 rsvd : 18; + u32 tx_rx : 2; + u32 drop_pkt_type : 3; + u32 drop_opcode : 6; + u32 drop_pkt_ratio : 3; + } bs; + u32 value; + } dw15; +} l2d_ub_dfx_tbl_attr_s; + +typedef struct tag_l2d_ub_dfx_tbl_mask { + union { + struct { + u32 rsvd : 11; + + /* TP PCQ深度域段mask */ + u32 rsp_tp_credit : 1; + u32 req_tp_credit : 1; + + /* 丢包配置域段mask */ + u32 drop_pkt_ratio : 1; + u32 drop_opcode : 1; + u32 drop_pkt_type : 1; + u32 tx_rx : 1; + + /* 包率性能域段mask */ + u32 tp_ack_agg_threshold : 1; + u32 tp_ack_agg_time : 1; + u32 ta_ack_agg_threshold : 1; + u32 ta_ack_agg_time : 1; + u32 tso_num_max : 1; + u32 tso_len_max : 1; + + /* TA2TP调度性能域段mask */ + u32 ta_max_loop_cnt : 1; + u32 ta_jetty_to_tp_ratio : 1; + u32 ta_to_tp_db_cnt : 1; + u32 ta_max_outstanding_ssn : 1; + u32 res_tamsn_en : 1; + + /* tptx场景预扣cpb失败原地重试次数 */ + u32 cpb_alloc_retry_num : 1; + u32 port_select_mode : 1; + u32 cache_threshold : 1; + u32 lat_mode : 1; + } bs; + u32 value; + } dw0; + + u32 dw_rsvd[15]; +} l2d_ub_dfx_tbl_mask_s; + +#define L2D_UB_TBL_SIZE 64 +/** + * @brief struct ub_l2d_mem_cmd_rsp_s + * @details UB L2D MEM表项内容返回 + */ +typedef struct { + struct mgmt_msg_head msg_head; + u32 data[L2D_UB_TBL_SIZE]; /* ub_l2d_mem_cmd_rsp_s, data section */ +} ub_l2d_mem_cmd_rsp_s; + +/** + * @brief struct ub_l2d_mem_cfg_s + * @details 配置UB L2D MEM资源空间各个表项cmd消息 + */ +typedef struct { + u16 func_id; + u16 tile_id; /* tile id从0开始 */ + + u16 tbl_mod; /* ub_l2d_tbl_mod */ + u16 op_type; /* ub_l2d_tbl_op_type */ + u32 rsvd0; + u32 rsvd1; + + union { + struct { + l2d_ub_dfx_tbl_attr_s attr; /* ub l2d dfx_tbl_attr */ + l2d_ub_dfx_tbl_mask_s mask; /* ub l2d dfx_tbl_mask */ + } dfx_tbl; + + struct { + u8 attr_tbl[L2D_UB_TBL_SIZE]; /* tbl size default 64B */ + u8 mask_tbl[L2D_UB_TBL_SIZE]; + } tbl; + } l2d_tbl; +} ub_l2d_mem_cfg_s; + +/** + * @brief struct ub_l2d_mem_cfg_cmd_s + * @details 配置L2D MEM资源空间表项命令消息体 + */ +typedef struct { + struct mgmt_msg_head msg_head; + ub_l2d_mem_cfg_s cfg; +} ub_l2d_mem_cfg_cmd_s; + +#endif diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_base_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_base_cmd.h new file mode 100644 index 000000000..f2a18db97 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_base_cmd.h @@ -0,0 +1,454 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu base cmd define. + * Create: 2023-10-13 + */ + +#ifndef UB_NPU_BASE_CMD_H +#define UB_NPU_BASE_CMD_H + +#include "base_type.h" + +#ifndef BIG_ENDIAN +#define BIG_ENDIAN 0x4321 /**< big endian */ +#endif + +#ifndef LITTLE_ENDIAN +#define LITTLE_ENDIAN 0x1234 /**< little endian */ +#endif + +#ifndef BYTE_ORDER +#define BYTE_ORDER LITTLE_ENDIAN /**< board byte order */ +#endif + +#define UB_CMD_TYPE_JFS 1 /**< ub cmd process type jfs */ +#define UB_CMD_TYPE_JFR 2 /**< ub cmd process type jfr */ +#define UB_CMD_TYPE_JFC 3 /**< ub cmd process type jfc */ +#define UB_CMD_TYPE_JETTY 4 /**< ub cmd process type jetty */ +#define UB_CMD_TYPE_JETTY_GROUP 5 /**< ub cmd process type jetty group */ +#define UB_CMD_TYPE_SEGMENT 6 /**< ub cmd process type segment */ +#define UB_CMD_TYPE_JFRC 7 /**< ub cmd process type jfrc */ +#define UB_CMD_TYPE_TP 8 /**< ub cmd process type tp */ +#define UB_CMD_TYPE_TP_GROUP 9 /**< ub cmd process type tp group */ +#define UB_CMD_TYPE_VTP 10 /**< ub cmd process type vtp */ +#define UB_CMD_TYPE_UPI 11 /**< ub cmd process type upi */ +#define UB_CMD_TYPE_SIP 12 /**< ub cmd process type sip */ +#define UB_CMD_TYPE_UTP 13 /**< ub cmd process type utp */ +#define UB_CMD_TYPE_MIGRATE 14 /**< ub cmd process type migrate */ +#define UB_CMD_TYPE_DFX 15 /**< ub cmd process type dfx */ +#define UB_CMD_TYPE_EID 16 /**< ub cmd process type eid */ +#define UB_CMD_TYPE_SRQ 17 /**< ub cmd process type srq */ +#define UB_CMD_TYPE_ASYNC_EVENT 18 /**< ub cmd process type async event */ +#define UB_CMD_TYPE_USERCTL 19 /**< ub cmd process type userctl */ +#define UB_CMD_TYPE_MAX 20 + +enum ub_cmd_ret_status { + UB_CMD_RET_SUCCESS = 0x0, + + UB_CMD_RET_COM_FLR_ERR = 0x1, /**< flr error */ + UB_CMD_RET_COM_FUNC_INVLD = 0x2, /**< func invalid */ + UB_CMD_RET_COM_QU_RSP_ERR = 0x3, /**< qu rsp error */ + UB_CMD_RET_COM_UNSUPPORT_TYPE = 0x4, /**< unsupport type */ + UB_CMD_RET_COM_UNSUPPORT_SUBTYPE = 0x5, /**< unsupport sub type */ + UB_CMD_RET_COM_RET_ADDR_INVLD = 0x6, /**< addr invalid */ + UB_CMD_RET_COM_VF_INVALID_ERR = 0x7, /**< vf invalid */ + UB_CMD_RET_COM_FUNC_PERM_LIMIT = 0x8, /**< func Permissions limit */ + UB_CMD_RET_COM_PARAM_INVALID = 0x9, /**< param invlid */ + UB_CMD_RET_COM_API_ERR = 0xA, /**< API error */ + UB_CMD_RET_COM_IO_ERR = 0xB, /**< IO error */ + UB_CMD_RET_COM_HOSTID_ERR = 0xC, /**< host id error */ + UB_CMD_RET_COM_SUBTYPE_ERR = 0xD, /**< subtype error */ + + UB_CMD_RET_JFC_STATE_ERR = 0x10, /**< jfc state error */ + UB_CMD_RET_JFC_STORE_CQC_ERR = 0x11, /**< jfc store cqc error */ + UB_CMD_RET_JFC_LOAD_CQC_ERR = 0x12, /**< jf load cqc err */ + UB_CMD_RET_JFC_EXTEND_OP_API_ERR = 0x13, /**< jfc extend op api error */ + UB_CMD_RET_JFC_CACHE_OUT_ERR = 0x14, /**< jfc cache out error */ + UB_CMD_RET_JFC_TIMER_DEL_ERR = 0x15, /**< jfc timer del error */ + + UB_CMD_RET_SRQ_MISC_STORE_API_ERR = + 0x18, /**< srq misc store api error */ + UB_CMD_RET_SRQ_MISC_LOAD_API_ERR = 0x19, /**< srq misc load api error */ + UB_CMD_RET_SRQ_STATE_ERR = 0x1A, /**< srq state error */ + UB_CMD_RET_SRQ_EXTEND_OP_API_ERR = 0x1B, /**< srq extend op api error */ + UB_CMD_RET_SRQ_CACHE_OUT_ERR = 0x1C, /**< srq cache out error */ + UB_CMD_RET_SRQ_CACHE_OUT_MTT_ERR = 0x1D, /**< srq cache out mtt error */ + UB_CMD_RET_SRQ_MODIFY_ERR = 0x1E, /**< srq modify error */ + UB_CMD_RET_SRQ_LOAD_HOST_GPA_ERR = 0x1F, /**< srq load host gpa error */ + + UB_CMD_RET_JFRC_QPC_RSP_ERR = 0x20, /**< jfrc qpc response error */ + + UB_CMD_RET_JETTY_GROUP_STORE_CQC_ERR = + 0x28, /**< jetty group store cqc error */ + UB_CMD_RET_JETTY_GROUP_LOAD_CQC_ERR = + 0x29, /**< jetty group load cqc error */ + UB_CMD_RET_JETTY_GROUP_CACHE_OUT_ERR = + 0x2A, /**< jetty group cache out error */ + UB_CMD_RET_JETTY_GROUP_BANK_GPA_FLUSH_ERR = + 0x2B, /**< jetty group bank gpa flush error */ + + UB_CMD_RET_JETTY_QPC_RSP_ERR = 0x30, /**< jetty qpc response error */ + UB_CMD_RET_JETTY_BIND_QPC_RSP_ERR = + 0x31, /**< jetty bind qpc response error */ + UB_CMD_RET_JETTY_UNBIND_QPC_RSP_ERR = + 0x32, /**< jetty unbind qpc response error */ + UB_CMD_RET_JETTY_SEID_LOAD_ERR = 0x33, /**< jetty seid load error */ + UB_CMD_RET_JETTY_PREPARE_CHECK_ERR = + 0x34, /**< jetty prepare or check error */ + UB_CMD_RET_JETTY_STAGE_CHANGE_ERR = + 0x35, /**< jetty stage change error */ + UB_CMD_RET_JETTY_CACHE_OUT_ERR = 0x36, /**< jetty cache out error */ + UB_CMD_RET_JETTY_PREFETCHING_ERR = 0x37, /**< jetty prefetching error */ + + UB_CMD_RET_MR_STATE_ERR = 0x40, /**< mr state error */ + UB_CMD_RET_MR_STORE_MPT_ERR = 0x41, /**< mr store mpt error */ + UB_CMD_RET_MR_LOAD_MPT_ERR = 0x42, /**< mr load mpt error */ + UB_CMD_RET_MR_EXTEND_OP_API_ERR = 0x43, /**< mr extend op api error */ + UB_CMD_RET_MR_CACHE_OUT_MTT_ERR = 0x44, /**< mr cache out mtt error */ + UB_CMD_RET_MR_CACHE_OUT_MPT_ERR = 0x45, /**< mr cache out mpt error */ + UB_CMD_RET_MR_DMTT_BHEAP_NO_FREE_BIT_ERR = + 0x46, /**< mr create safe_mem bheap no free bit error */ + + UB_CMD_RET_SEID_STORE_API_ERR = 0x48, /**< seid store api error */ + + UB_CMD_RET_VTP_STORE_CQC_ERR = 0x50, /**< vtp store cqc error */ + UB_CMD_RET_VTP_LOAD_CQC_ERR = 0x51, /**< vtp load cqc error */ + UB_CMD_RET_VTP_EXTEND_OP_API_ERR = 0x52, /**< vtp extend op api error */ + + UB_CMD_RET_TPG_STORE_CHILD_CTX_ERR = + 0x58, /**< tpg store child ctx error */ + UB_CMD_RET_TPG_EXTEND_OP_API_ERR = 0x59, /**< tpg extend op api error */ + UB_CMD_RET_TPG_SIZE_ERR = 0x5A, /**< tpg size invalid> */ + + UB_CMD_RET_UTP_STORE_CQC_ERR = 0x60, /**< utp store cqc error */ + UB_CMD_RET_UTP_LOAD_SIP_API_ERR = 0x61, /**< utp load sip api error */ + UB_CMD_RET_UTP_EXTEND_OP_API_ERR = 0x62, /**< utp extend op api error */ + + UB_CMD_RET_TP_EXTEND_OP_ERR = 0x70, /**< tp extend op api error */ + UB_CMD_RET_TP_PREFETCHING_STATE_ERR = + 0x71, /**< tp extend prefetching state error */ + UB_CMD_RET_CLEAR_TP_LATCH_LOCK_ERR = + 0x72, /**< tp clear latch lock error */ + + UB_CMD_RET_MIG_INVALID_QUEUE = 0x80, /**< mig invalid queue */ + UB_CMD_RET_MIG_SAVE_EID_ERR = 0x81, /**< mig save eid error */ + UB_CMD_RET_MIG_RESTORE_EID_ERR = 0x82, /**< mig restore eid error */ + + UB_CMD_RET_TA_MNGR_ERR = 0x90, /**< ta mngr error */ + + UB_CMD_RET_DFX_FETCH_WQE_API_ERR = 0xA0, /**< dfx fetch wqe api error */ + UB_CMD_RET_DFX_CQC_LOAD_API_ERR = 0xA1, /**< dfx cqc load api error */ + UB_CMD_RET_DFX_TPGC_LOAD_API_ERR = 0xA2, /**< dfx tpgc load api error */ + UB_CMD_RET_DFX_SEID_LOAD_API_ERR = 0xA3, /**< dfx seid load api error */ + UB_CMD_RET_DFX_TPC_LOAD_API_ERR = 0xA4, /**< dfx tpc load api error */ + UB_CMD_RET_DFX_BATCH_MODIFY_API_OUTBOUND_ERR = + 0xA5, /**< dfx batch modify api outbound error */ + UB_CMD_RET_DFX_MODIFY_CC_CTX_FETCH_TPC_ERR = + 0xA6, /**< dfx cc inject fetch tpc error */ + + UB_CMD_RET_JFR_PSM_ALLOC_API_ERR = + 0xB0, /**< psm_srq modify api error */ + + UB_CMD_RET_NAL_LATCH_INIT_API_ERR = 0xE0, /**< latch init error */ + UB_CMD_RET_NAL_LATCH_RELEASE_API_ERR = 0xE1, /**< latch release error */ + + UB_CMD_RET_RSVD_ERR = 0xFF, +}; + +enum ub_cmd_ret_extend_op_err { + UB_CMD_RET_EXTEND_OP_NONE = 0x0, /**< cmd ret extend op error : none */ + UB_CMD_RET_EXTEND_OP_RCC_RRE = + 0x1, /**< cmd ret extend op error : rcc rre */ + UB_CMD_RET_EXTEND_OP_RCC_RAE = + 0x2, /**< cmd ret extend op error : rcc rae */ + UB_CMD_RET_EXTEND_OP_RRWC_RWE = + 0x3, /**< cmd ret extend op error : rrwc rwe */ + UB_CMD_RET_EXTEND_OP_RRWC_STA = + 0x4, /**< cmd ret extend op error : rrwc sta */ + UB_CMD_RET_EXTEND_OP_RCC_STA = + 0x5, /**< cmd ret extend op error : rcc sta */ + UB_CMD_RET_EXTEND_OP_SQC_STA = + 0x6, /**< cmd ret extend op error : sqc sta */ + UB_CMD_RET_EXTEND_OP_SQAC_STA = + 0x7, /**< cmd ret extend op error : sqac sta */ + UB_CMD_RET_EXTEND_OP_RQC_STA = + 0x8, /**< cmd ret extend op error : rqc sta */ + + UB_CMD_RET_EXTEND_OP_CQC_TIMEOUT = + 0x10, /**< cmd ret extend op error : cqc timeout */ + UB_CMD_RET_EXTEND_OP_CQC_STA = + 0x11, /**< cmd ret extend op error : cqc sta */ + + UB_CMD_RET_EXTEND_OP_SRQC_STA = + 0x18, /**< cmd ret extend op error : srqc sta */ + + UB_CMD_RET_EXTEND_OP_MPT_STA = + 0x20, /**< cmd ret extend op error : mpt sta */ + + UB_CMD_RET_EXTEND_OP_QPC_DBG_EDIT = + 0x28, /**< cmd ret extend op error : qpc dbg edit */ + UB_CMD_RET_EXTEND_OP_CQC_SRQC_DBG_EDIT = + 0x29, /**< cmd ret extend op error : cqc srqc dbg edit */ +}; + +/** + * @brief struct ub_cmd_com_header/ub_cmd_com_header_s + * @details command common header + */ +typedef struct ub_cmd_com_header { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 major_version : 8; + u32 minor_version : 8; + u32 cmd_type : 8; + u32 cmd_subtype : 8; +#else + u32 cmd_subtype : 8; + u32 cmd_type : 8; + u32 minor_version : 8; + u32 major_version : 8; +#endif + }; + u32 dw0_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 cmd_len : 16; + u32 rsvd : 16; +#else + u32 rsvd : 16; + u32 cmd_len : 16; +#endif + }; + u32 dw1_value; + }; + + u32 idx; + u32 opt; +} ub_cmd_com_header_s; + +/** + * @brief struct ub_mtt_attr/ub_mtt_attr_s + * @details mtt attribute + */ +typedef struct ub_mtt_attr { + u32 mtt_paddr_h; + u32 mtt_paddr_l; + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 mtt_layers : 8; + u32 mtt_page_shift : 8; + u32 mtt_layers_ext : 8; + u32 mtt_page_shift_ext : 8; +#else + u32 mtt_page_shift_ext : 8; + u32 mtt_layers_ext : 8; + u32 mtt_page_shift : 8; + u32 mtt_layers : 8; +#endif + }; + u32 dw2_value; + }; + u32 mtt_paddr_ext_h; + u32 mtt_paddr_ext_l; +} ub_mtt_attr_s; + +/** + * @brief struct ub_sq_attr/ub_sq_attr_s + * @details sq attribute + */ +typedef struct ub_sq_attr { + u32 sq_size; /**< unit: wqebb */ + u32 sq_wqebb_size; + u32 sq_page_size; + u32 cqn; + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 sq_inline_en : 8; + u32 sq_pi_on_chip : 8; + u32 rsvd1 : 16; +#else + u32 rsvd1 : 16; + u32 sq_pi_on_chip : 8; + u32 sq_inline_en : 8; +#endif + }; + u32 dw4_value; + }; + u32 rsvd[2]; +} ub_sq_attr_s; + +/** + * @brief struct ub_rq_attr/ub_rq_attr_s + * @details rq attribute + */ +typedef struct ub_rq_attr { + u32 rq_size; /**< unit: wqebb */ + u32 rq_wqebb_size; + u32 rq_page_size; + u32 rq_offset; + u32 cqn; + u32 rsvd[2]; +} ub_rq_attr_s; + +/** + * @brief struct ub_srq_attr/ub_srq_attr_s + * @details srq attribute + */ +typedef struct ub_srq_attr { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 container_en : 8; + u32 container_mode : 8; + u32 rsvd1 : 16; +#else + u32 rsvd1 : 16; + u32 container_mode : 8; + u32 container_en : 8; +#endif + }; + u32 dw0_value; + }; + u32 srqn; + u32 srq_cqn; + u32 srq_size; + u32 srq_page_size; + u32 srq_wqebb_size; + u32 srq_db_paddr_h; + u32 srq_db_paddr_l; + u32 rsvd2[2]; +} ub_srq_attr_s; + +/** + * @brief struct ub_rc_attr/ub_rc_attr_s + * @details rc attribute + */ +typedef struct ub_rc_attr { + u32 rc_paddr_h; + u32 rc_paddr_l; + u32 rc_size; + u32 offset; + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 order : 8; + u32 ext_order : 8; + u32 rsvd1 : 16; +#else + u32 rsvd1 : 16; + u32 ext_order : 8; + u32 order : 8; +#endif + }; + u32 value; + }; + u32 rsvd[2]; +} ub_rc_attr_s; + +/** + * @brief struct ub_index_q_attr/ub_index_q_attr_s + * @details index queue attribute + */ +typedef struct ub_index_q_attr { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && (BYTE_ORDER == BIG_ENDIAN) + u32 idx_queue_size : 8; + u32 idx_queue_pi_on_chip : 8; + u32 idx_queue_lth_pre_en : 1; + u32 idx_queue_lth_gap : 4; + u32 rsvd1 : 11; +#else + u32 rsvd1 : 11; + u32 idx_queue_lth_gap : 4; + u32 idx_queue_lth_pre_en : 1; + u32 idx_queue_pi_on_chip : 8; + u32 idx_queue_size : 8; +#endif + }; + u32 dw_value; + }; + u32 first_page_addr_h; /* index queue的物理地址 */ + u32 first_page_addr_l; /* index queue的物理地址 */ + u32 user_data0; + u32 user_data1; +} ub_index_q_attr_s; + +/** + * @brief struct ub_chip_attr/ub_chip_attr_s + * @details chip attribute + */ +typedef struct ub_chip_attr { + ub_sq_attr_s sq_attr; + union { + ub_rq_attr_s rq_attr; + ub_srq_attr_s srq_attr; + }; + ub_mtt_attr_s sq_mtt_attr; + ub_rc_attr_s rc_attr; + u32 db_paddr_h; + u32 db_paddr_l; + u32 access_flags; + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 srq_en : 8; + u32 rsvd1 : 24; +#else + u32 rsvd1 : 24; + u32 srq_en : 8; +#endif + }; + u32 value; + }; + + ub_index_q_attr_s index_q_attr; + u32 rsvd; +} ub_chip_attr_s; + +/** + * @brief struct ub_cmdq_cqe_udata/ub_cmdq_cqe_udata + * @details uboe defined cqe user data + */ +typedef union ub_cmdq_cqe_udata { + struct { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 exec_time : 16; + u32 err_value : 16; +#else + u32 err_value : 16; + u32 exec_time : 16; +#endif + }; + u32 dw0_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 err_status : 14; + u32 cmd_type : 5; + u32 sub_type : 5; + u32 dpath_oq_num : 8; +#else + u32 dpath_oq_num : 8; + u32 sub_type : 5; + u32 cmd_type : 5; + u32 err_status : 14; +#endif + }; + u32 dw1_value; + }; + } bs; + + u64 value; +} ub_cmdq_cqe_udata_s; +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_eid_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_eid_cmd.h new file mode 100644 index 000000000..66a9a1015 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_eid_cmd.h @@ -0,0 +1,18 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu eid cmd define. + * Create: 2023-10-20 + */ + +#ifndef UB_NPU_EID_CMD_H +#define UB_NPU_EID_CMD_H + +enum UB_CMD_SEID_TYPE { + UB_CMD_SEID_ADD = 0x1, /**< Add SEID @see > ub_cmd_seid_add_s */ + UB_CMD_SEID_QUERY = 0x2, /**< Query SEID @see > ub_cmd_seid_query_s */ + UB_CMD_SEID_DEL = 0x3, /**< Del SEID @see > ub_cmd_seid_del_s */ + + UB_CMD_SEID_MAX +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_eid_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_eid_cmd_defs.h new file mode 100644 index 000000000..7b6324b0f --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_eid_cmd_defs.h @@ -0,0 +1,106 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu eid cmd define. + * Create: 2023-10-20 + */ + +#ifndef UB_NPU_EID_CMD_DEFS_H +#define UB_NPU_EID_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +#define UB_EID_LEN 4 /**< eid len */ + +/** + * @brief struct ub_cmd_body_seid_add/ub_cmd_body_seid_add_s + * @details seid add command body struct + */ +typedef struct ub_cmd_body_seid_add { + u32 idx; + u32 upi; + u32 vfid; + u32 eid[UB_EID_LEN]; + u32 resv[3]; +} ub_cmd_body_seid_add_s; + +/** + * @brief struct ub_cmd_seid_add/ub_cmd_seid_add_s + * @details seid add command struct + */ +typedef struct ub_cmd_seid_add { + ub_cmd_com_header_s header; + ub_cmd_body_seid_add_s body; +} ub_cmd_seid_add_s; + +/** + * @brief struct ub_cmd_body_seid_del/ub_cmd_body_seid_del_s + * @details seid del command body struct + */ +typedef struct ub_cmd_body_seid_del { + u32 idx; + u32 vfid; + u32 resv[3]; +} ub_cmd_body_seid_del_s; + +/** + * @brief struct ub_cmd_seid_del/ub_cmd_seid_del_s + * @details seid del command struct + */ +typedef struct ub_cmd_seid_del { + ub_cmd_com_header_s header; + ub_cmd_body_seid_del_s body; +} ub_cmd_seid_del_s; + +/** + * @brief struct ub_cmd_body_seid_query/ub_cmd_body_seid_query_s + * @details seid query command body struct + */ +typedef struct ub_cmd_body_seid_query { + u32 vfid; + u32 idx; + u32 ignore_ub_disable_err; // 1：表示当ub_en为0时，不返回错误，返回成功给上层 + u32 resv[2]; +} ub_cmd_body_seid_query_s; + +/** + * @brief struct ub_cmd_seid_query/ub_cmd_seid_query_s + * @details seid query command struct + */ +typedef struct ub_cmd_seid_query { + ub_cmd_com_header_s header; + ub_cmd_body_seid_query_s body; +} ub_cmd_seid_query_s; + +/** + * @brief struct ub_seid_ctx_info_s + * @details used to query the seid ctx information, contains context fields. + */ +typedef struct { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && (BYTE_ORDER == BIG_ENDIAN) + u32 vld : 1; + u32 dw0_rsvd : 31; +#else + u32 dw0_rsvd : 31; + u32 vld : 1; +#endif + }; + u32 dw0_value; + }; + u32 upi; + u32 seid[UB_EID_LEN]; + u32 rsvd[2]; +} ub_seid_ctx_info_s; + +#define UB_EID_CTX_SIZE 128 +/** + * @brief struct ub_seid_ctx_query + * @details used to query the eid context. + */ +struct ub_seid_ctx_query { + u8 ctx[UB_EID_CTX_SIZE]; +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_event_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_event_cmd.h new file mode 100644 index 000000000..24c5a6512 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_event_cmd.h @@ -0,0 +1,21 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu event cmd define. + * Create: 2023-10-13 + */ + +#ifndef UB_NPU_EVENT_CMD_H +#define UB_NPU_EVENT_CMD_H + +enum UB_CMD_ASYNC_EVENT_TYPE { + UB_CMD_ASYNC_EVENT_CREDIT_INIT = + 0x1, /**< Init Async Event Credit Context @see > ub_cmd_async_event_info_s */ + UB_CMD_ASYNC_EVENT_CREDIT_RETURN = + 0x2, /**< Return Async Event Credit @see > ub_cmd_async_event_info_s */ + UB_CMD_ASYNC_EVENT_CREDIT_QUERY = + 0x3, /**< Query Async Event Credit @see > ub_cmd_async_event_info_s */ + UB_CMD_ASYNC_EVENT_DFX_INJECT = + 0x4, /**< Async Event DFX Inject @see > ub_cmd_async_event_inject_info_s */ +}; + +#endif diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_event_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_event_cmd_defs.h new file mode 100644 index 000000000..98e1399b6 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_event_cmd_defs.h @@ -0,0 +1,53 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu event cmd define. + * Create: 2023-10-13 + */ + +#ifndef UB_NPU_EVENT_CMD_DEFS_H +#define UB_NPU_EVENT_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +/** + * @brief struct ub_cmd_body_async_event_info/ub_cmd_body_async_event_info_s + * @details async event info command body struct + */ +typedef struct ub_cmd_body_async_event_info { + u32 credit; + u32 rsvd[3]; +} ub_cmd_body_async_event_info_s; + +/** + * @brief struct ub_cmd_async_event_info/ub_cmd_async_event_info_s + * @details async event info command struct + */ +typedef struct ub_cmd_async_event_info { + ub_cmd_com_header_s header; + ub_cmd_body_async_event_info_s body; +} ub_cmd_async_event_info_s; + +/** + * @brief struct ub_cmd_body_async_event_inject_info/ub_cmd_body_async_event_inject_info_s + * @details async event inject command body struct + */ +typedef struct ub_cmd_body_async_event_inject_info { + u32 xid; + u32 event_type; + u32 queue_type; + u32 event_sub_type; + u32 vfid; + u32 rsvd; +} ub_cmd_body_async_event_inject_info_s; + +/** + * @brief struct ub_cmd_async_event_inject_info/ub_cmd_async_event_inject_info_s + * @details async event inject info command struct + */ +typedef struct ub_cmd_async_event_inject_info { + ub_cmd_com_header_s header; + ub_cmd_body_async_event_inject_info_s body; +} ub_cmd_async_event_inject_info_s; + +#endif diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jetty_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jetty_cmd.h new file mode 100644 index 000000000..4068389e5 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jetty_cmd.h @@ -0,0 +1,49 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu jetty cmd define. + * Create: 2023-10-13 + */ + +#ifndef UB_NPU_JETTY_CMD_H +#define UB_NPU_JETTY_CMD_H + +/* 驱动、微码 cmdq subtype 命令字，涉及前后版本兼容性，不允许随意插入修改；只能在后面进行追加修改 */ +enum UB_CMD_JETTY_TYPE { + UB_CMD_JETTY_CREATE_CTX = + 0x1, /**< Create Jetty Context @see > ub_cmd_jetty_create_s */ + UB_CMD_JETTY_MODIFY_CTX = + 0x2, /**< Modify Jetty Context @see > ub_cmd_jetty_modify_s */ + UB_CMD_JETTY_DELETE_CTX = + 0x3, /**< Delete Jetty Context @see > ub_cmd_jetty_delete_s */ + UB_CMD_JETTY_CACHE_INVLD_CTX = + 0x4, /**< Invld Jetty cache @see > ub_cmd_jetty_cache_invld_s */ + UB_CMD_JETTY_QUERY_CTX = + 0x5, /**< Query Jetty Context @see > ub_cmd_jetty_query_s */ + UB_CMD_JETTY_QUERY_RDMA_RC = + 0x6, /**< Query Jetty Rdma rc @see > ub_cmd_jetty_query_rdma_rc_s */ + UB_CMD_JETTY_GRP_CREATE_CTX = + 0x7, /**< Create Jetty Group Context @see > ub_cmd_jetty_grp_create_s */ + UB_CMD_JETTY_GRP_UPDATE_CTX = + 0x8, /**< Update Jetty Group Context @see > ub_cmd_jetty_grp_update_s */ + UB_CMD_JETTY_GRP_DELETE_CTX = + 0x9, /**< Delete Jetty Group Context @see > ub_cmd_jetty_grp_delete_s */ + UB_CMD_JETTY_GRP_QUERY_CTX = + 0xA, /**< Query Jetty Group Context @see > ub_cmd_jetty_grp_query_s */ + UB_CMD_JETTY_BATCH_MODIFY = + 0xB, /**< Batch modify Jetty Rdma rc @see > ub_cmd_jetty_batch_modify_s */ + UB_CMD_JETTY_QUERY_RDMA_RC_EXT = + 0xC, /**< Query Jetty Rdma rc ext table @see > ub_cmd_jetty_query_rdma_rc_s */ + UB_CMD_JETTY_BIND_CTX = + 0xD, /**< Bind Jetty Context @see > ub_cmd_jetty_bind_s */ + UB_CMD_JETTY_UNBIND_CTX = + 0xE, /**< Unbind Jetty Context @see > ub_cmd_jetty_unbind_s */ + UB_CMD_JETTY_CLEAR_DFX_LOCK_CTX = + 0xF, /**< Clear Jetty dfx lock info Context @see > ub_cmd_jetty_clear_dfx_lock_s */ + UB_CMD_JETTY_QUERY_TA_OOR_INFO = + 0x10, /**< Query Jetty TA oor info @see > ub_cmd_jetty_query_rdma_rc_s */ + UB_CMD_JETTY_QUERY_TAMSN_ENTRY = + 0x11, /**< Query Jetty TAMSNE entry @see > ub_cmd_jetty_query_tamsn_s */ + UB_CMD_JETTY_MAX +}; + +#endif diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jetty_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jetty_cmd_defs.h new file mode 100644 index 000000000..e18ea7afc --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jetty_cmd_defs.h @@ -0,0 +1,672 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu jetty cmd define. + * Create: 2023-10-13 + */ + +#ifndef UB_NPU_JETTY_CMD_DEFS_H +#define UB_NPU_JETTY_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +#ifdef HI1825V100 +#define UB_JETTY_CONTEXT_SIZE 512 /**< jetty context size 512B*/ +#define UB_TA_RDMARC_TABLE_SIZE 64 /**< ta rdmarc table size 64B*/ +#else +#define UB_JETTY_CONTEXT_SIZE 512 /**< jetty context size 512B*/ +#define UB_TA_RDMARC_TABLE_SIZE 32 /**< ta rdmarc table size 32B*/ +#endif +#define UB_TA_RDMARC_TABLE_MAX_SIZE 128 /**< ta rdmarc table max size 128B*/ +#define UB_TA_RDMARC_EXT_TABLE_SIZE_HI1823 \ + 16 /**< ta rdmarc ext table size 16B for Hi1823V200 */ +#define UB_TA_RDMARC_EXT_TABLE_SIZE_HI1825 \ + 128 /**< ta rdmarc ext table max size 128B for Hi1825V100 */ +#define UB_MSN_ENTRY_MAX_SIZE 128 /**< msn entry max size 128B */ + +enum jetty_context_type { + JFS, /**< jetty context type : jfs */ + JETTY, /**< jetty context type : jetty */ + JFR, /**< jetty context type : jfr */ + JFRC, /**< jetty context type : jfrc */ +}; + +enum ub_task_jfs_type { + UB_TASK_JFS_TYPE_NORMAL = 0, /**< task jfs type : normal */ + UB_TASK_JFS_TYPE_NODE = 1, /**< task jfs type : node */ + UB_TASK_JFS_TYPE_MASTER = 2 /**< task jfs type : master */ +}; + +enum UB_JETTY_GRP_UPDATE_TYPE_E { + UB_JETTY_GRP_ADD_JETTY = 0, /**< jetty grp update type : add jetty */ + UB_JETTY_GRP_DEL_JETTY = 1 /**< jetty grp update type : del jetty */ +}; + +enum UB_JETTY_STATE_E { + UB_JETTY_STATE_RESET = 0, /**< jetty state : reset */ + UB_JETTY_STATE_READY = 1, /**< jetty state : ready */ + UB_JETTY_STATE_SUSPENDED = 2, /**< jetty state : suspend */ + UB_JETTY_STATE_ERROR = 3, /**< jetty state : error */ + UB_JETTY_STATE_RESERVED = 4 +}; + +/** + * @brief struct ub_jetty_com_attr/ub_jetty_com_attr_s + * @details jetty common attribute + */ +typedef struct ub_jetty_com_attr { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 jetty_type : 8; + u32 jetty_state : 8; + u32 slice_en : 1; + u32 max_fly_ssn_num : 4; + u32 dw0_rsvd : 3; + u32 transport_mode : 8; +#else + u32 transport_mode : 8; + u32 dw0_rsvd : 3; + u32 max_fly_ssn_num : 4; + u32 slice_en : 1; + u32 jetty_state : 8; + u32 jetty_type : 8; +#endif + }; + u32 dw0_value; + }; + u32 jetty_id; + u32 eid_index; + u32 seid[4]; + u32 upi; + u32 tpn; + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 priority : 8; + u32 db_cos : 8; + u32 slice_size_shift : 8; + u32 hash : 5; + u32 rsvd1 : 3; +#else + u32 rsvd1 : 3; + u32 hash : 5; + u32 slice_size_shift : 8; + u32 db_cos : 8; + u32 priority : 8; +#endif + }; + u32 dw9_value; + }; + u32 rsvd[4]; +} ub_jetty_com_attr_s; + +/** + * @brief struct ub_jetty_sq_attr/ub_jetty_sq_attr_s + * @details jetty sq attribute + */ +typedef struct ub_jetty_sq_attr { + u32 tx_jfcn; + u32 sqe_token_id; + u32 ta_timeout; + u32 rnr_max_retry_num; + u32 next_send_tassn; + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 err_mode : 8; + u32 rsvd1 : 24; +#else + u32 rsvd1 : 24; + u32 err_mode : 8; +#endif + }; + u32 dw5_value; + }; + u32 rsvd[8]; +} ub_jetty_sq_attr_s; + +/** + * @brief struct ub_jetty_rq_attr/ub_jetty_rq_attr_s + * @details jetty rq attribute + */ +typedef struct ub_jetty_rq_attr { + u32 rx_jfcn; + u32 rqe_token_id; + u32 rnr_timer; + u32 next_rcv_tassn; + u32 token_value; + u32 jfrn; + u32 jfr_round; + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 jfc_inline : 1; + u32 rsvd1 : 31; +#else + u32 rsvd1 : 31; + u32 jfc_inline : 1; +#endif + }; + u32 dw7_value; + }; + u32 rsvd[7]; +} ub_jetty_rq_attr_s; + +/** + * @brief struct ub_jetty_sw_attr/ub_jetty_sw_attr_s + * @details jetty software attribute + */ +typedef struct ub_jetty_sw_attr { + ub_jetty_com_attr_s jetty_com_attr; + ub_jetty_sq_attr_s jetty_sq_attr; + ub_jetty_rq_attr_s jetty_rq_attr; +} ub_jetty_sw_attr_s; + +/** + * @brief struct ub_cmd_body_jetty_create/ub_cmd_body_jetty_create_s + * @details create jetty command body + */ +typedef struct ub_cmd_body_jetty_create { + ub_chip_attr_s chip_attr; + ub_jetty_sw_attr_s sw_attr; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_create_s; + +/** + * @brief struct ub_cmd_jetty_create/ub_cmd_jetty_create_s + * @details create jetty command + */ +typedef struct ub_cmd_jetty_create { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_create_s body; +} ub_cmd_jetty_create_s; + +/** + * @brief struct ub_cmd_body_jetty_modify/ub_cmd_body_jetty_modify_s + * @details modify jetty command body + */ +typedef struct ub_cmd_body_jetty_modify { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 jetty_type : 2; + u32 old_state : 3; + u32 new_state : 3; + u32 sq_pi : 16; + u32 dw1_rsvd : 8; +#else + u32 dw1_rsvd : 8; + u32 sq_pi : 16; + u32 new_state : 3; + u32 old_state : 3; + u32 jetty_type : 2; +#endif + }; + u32 dw0_value; + }; + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 idx_queue_lth : 16; /* JFR index queue limit threshold: idx_wqe_cnt_lth. */ + u32 idx_queue_lth_gap : 4; /* JFR index queue limit threshold gap: idx_wqe_cnt_lth_gap. */ + u32 idx_queue_lth_pre_en : 1; /* Engine should perform Pi prefetch processing */ + u32 dw_rsvd : 11; +#else + u32 dw_rsvd : 11; + u32 idx_queue_lth_pre_en : 1; + u32 idx_queue_lth_gap : 4; + u32 idx_queue_lth : 16; +#endif + }; + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 next_send_tassn : 16; + u32 next_ack_tassn : 16; +#else + u32 next_ack_tassn : 16; + u32 next_send_tassn : 16; +#endif + }; + u32 dw1_value; + }; + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 state : 1; + u32 idx_queue_lth : 1; /* JFR Limit Threshold mask. */ + u32 next_send_tassn_flg : 1; + u32 next_ack_tassn_flg : 1; + u32 mask_rsvd : 28; +#else + u32 mask_rsvd : 28; + u32 next_ack_tassn_flg : 1; + u32 next_send_tassn_flg : 1; + u32 idx_queue_lth : 1; + u32 state : 1; +#endif + } mask; + u32 rsvd[2]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_modify_s; + +/** + * @brief struct ub_cmd_jetty_modify/ub_cmd_jetty_modify_s + * @details modify jetty command + */ +typedef struct ub_cmd_jetty_modify { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_modify_s body; +} ub_cmd_jetty_modify_s; + +/** + * @brief struct ub_cmd_body_jetty_delete/ub_cmd_body_jetty_delete_s + * @details delete jetty command body + */ +typedef struct ub_cmd_body_jetty_delete { + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_delete_s; + +/** + * @brief struct ub_cmd_jetty_delete/ub_cmd_jetty_delete_s + * @details delete jetty command + */ +typedef struct ub_cmd_jetty_delete { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_delete_s body; +} ub_cmd_jetty_delete_s; + +/** + * @brief struct ub_cmd_body_jetty_cache_invld/ub_cmd_body_jetty_cache_invld_s + * @details jetty cache invalid command body + */ +typedef struct ub_cmd_body_jetty_cache_invld { + /** DW0~1 */ + u32 sq_buf_len; /**< Buffer length of the SQ queue */ + u32 rq_buf_len; /**< Buffer length of the RQ queue */ + + /** DW2~6 */ + u32 mtt_flags; /**< Indicates whether to kick out cache. by queue (0) or VF(1). */ + u32 mtt_num; /**< Number of cmtt, which needs to be assigned by the driver when the is kicked out by queue. */ + u32 mtt_cache_line_start; /**< The driver needs to read the driver from the configuration file. */ + u32 mtt_cache_line_end; /**< The driver needs to read the driver from the configuration file. */ + u32 mtt_cache_line_size; /**< 0:256B,1:512B */ + + /** DW7~8 */ + u32 syn_gpa_hi32; /**< Upper 32 bits of the start address of mr or mw */ + u32 syn_gpa_lo32; /**< Lower 32 bits of the start address of mr or mw */ + u32 wqe_flags; /**< Indicates whether to kick out cache. by queue (0) or VF(1). */ + u32 wqe_num; /**< Number of wqe, which needs to be assigned by the driver when the is kicked out by queue. */ + u32 wqe_cache_line_start; /**< The driver needs to read the driver from the configuration file. */ + u32 wqe_cache_line_end; /**< The driver needs to read the driver from the configuration file. */ + u32 wqe_cache_line_size; /**< 0:256B,1:512B */ + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_cache_invld_s; + +/** + * @brief struct ub_cmd_jetty_cache_invld/ub_cmd_jetty_cache_invld_s + * @details jetty cache invalid command + */ +typedef struct ub_cmd_jetty_cache_invld { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_cache_invld_s body; +} ub_cmd_jetty_cache_invld_s; + +/** + * @brief struct ub_cmd_body_jetty_query/ub_cmd_body_jetty_query_s + * @details jetty query command body + */ +typedef struct ub_cmd_body_jetty_query { + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_query_s; + +/** + * @brief struct ub_cmd_jetty_query/ub_cmd_jetty_query_s + * @details jetty query command + */ +typedef struct ub_cmd_jetty_query { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_query_s body; +} ub_cmd_jetty_query_s; + +/* 按照entry_size=64B, 最大深度128进行计算锁存空间 */ +#define UB_TA_RDMARC_MAX_SIZE 64 +#define UB_TA_LATCH_DATA_MAX_SIZE (UB_TA_RDMARC_MAX_SIZE << 7) +/** + * @brief struct ub_ta_latch_data_outbuf/ub_ta_latch_data_outbuf_s + * @details ta latch data out buffer + */ +typedef struct ub_ta_latch_data_outbuf { + u8 ta_latch[UB_TA_LATCH_DATA_MAX_SIZE]; + u32 ta_latch_size; +} ub_ta_latch_data_outbuf_s; + +/** + * @brief struct ub_latch_common_header/ub_latch_common_header_s + * @details ta/tp latch data 4B cmmon header + */ +typedef union ub_latch_data_common_header { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd : 7; + u32 first_seq : 4; + u32 last_seq : 4; + u32 valid : 1; + u32 latch_total_len : 16; +#else + u32 latch_total_len : 16; + u32 valid : 1; + u32 last_seq : 4; + u32 first_seq : 4; + u32 rsvd : 7; +#endif + }; + u32 dw0; +} ub_latch_data_common_header_u; + +/** + * @brief struct ub_ta_rdma_rc_outbuf/ub_ta_rdma_rc_outbuf_s + * @details ta rdma rc out buffer + */ +typedef struct ub_ta_rdma_rc_outbuf { + u8 rdmarc[UB_TA_RDMARC_TABLE_MAX_SIZE]; + u32 rc_table_size; +} ub_ta_rdma_rc_outbuf_s; + +/** + * @brief struct ub_ta_rdma_rc_ext_outbuf/ub_ta_rdma_rc_ext_outbuf_s + * @details ta rdma rc extend out buffer + */ +typedef struct ub_ta_rdma_rc_ext_outbuf { + u8 rdmarc_ext[UB_TA_RDMARC_EXT_TABLE_SIZE_HI1825]; + u32 rc_ext_table_size; +} ub_ta_rdma_rc_ext_outbuf_s; + +/** + * @brief struct ub_oor_ta_info/ub_oor_ta_info_s + * @details ta oor info out buffer + */ +typedef struct ub_oor_ta_info { + u32 next_ack_tassn; + u32 next_send_tassn; + u32 start_tassn; + u32 tamsnc_pi; + u32 tamsnc_ci; + u32 start_bit; + u32 end_bit; + u32 total_bit_num; + u32 acked_bit; + ub_ta_rdma_rc_ext_outbuf_s bitmap; +} ub_oor_ta_info_s; + +/** + * @brief enum UB_CMD_QUERTY_JETTY_TAMSN_TYPE_E + * @details jetty query tamsn type + */ +typedef enum { + UB_CMD_JETTY_TAMSN_BY_ID, // 通过entry id查询tamsn表项 + UB_CMD_JETTY_TAMSN_BY_SSN // 通过tassn查询tamsn表项 +} UB_CMD_QUERTY_JETTY_TAMSN_TYPE_E; + +/** + * @brief struct ub_cmd_body_jetty_query_tamsn/ub_cmd_body_jetty_query_tamsn_s + * @details jetty query tamsn command body + */ +typedef struct ub_cmd_body_jetty_query_tamsn { + u32 index; + UB_CMD_QUERTY_JETTY_TAMSN_TYPE_E type; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_query_tamsn_s; + +/** + * @brief struct ub_cmd_jetty_query_tamsn/ub_cmd_jetty_query_tamsn_s + * @details jetty query tamsn command + */ +typedef struct ub_cmd_jetty_query_tamsn { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_query_tamsn_s body; +} ub_cmd_jetty_query_tamsn_s; + +/** + * @brief struct ub_msn_entry_outbuf/ub_msn_entry_outbuf_s + * @details ta rdma rc out buffer + */ +typedef struct ub_msn_entry_outbuf { + u8 msn_entry[UB_MSN_ENTRY_MAX_SIZE]; + u32 msn_entry_size; +} ub_msn_entry_outbuf_s; + +/** + * @brief struct ub_cmd_body_jetty_query_rdma_rc/ub_cmd_body_jetty_query_rdma_rc_s + * @details jetty query rdma rc command body + */ +typedef struct ub_cmd_body_jetty_query_rdma_rc { + u32 entry_index; + u32 idx; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_query_rdma_rc_s; + +/** + * @brief struct ub_cmd_jetty_query_rdma_rc/ub_cmd_jetty_query_rdma_rc_s + * @details jetty query rdma rc command + */ +typedef struct ub_cmd_jetty_query_rdma_rc { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_query_rdma_rc_s body; +} ub_cmd_jetty_query_rdma_rc_s; + +/** + * @brief struct ub_cmd_body_jetty_clear_dfx_lock/ub_cmd_body_jetty_clear_dfx_lock_s + * @details jetty clear dfx lock command body + */ +typedef struct ub_cmd_body_jetty_clear_dfx_lock { + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_clear_dfx_lock_s; + +/** + * @brief struct ub_cmd_jetty_clear_dfx_lock/uub_cmd_jetty_clear_dfx_lock_s + * @details jetty query rdma rc command + */ +typedef struct ub_cmd_jetty_clear_dfx_lock { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_clear_dfx_lock_s body; +} ub_cmd_jetty_clear_dfx_lock_s; + +/** + * @brief struct ub_cmd_body_jetty_batch_modify/ub_cmd_body_jetty_batch_modify_s + * @details jetty batch modify command body + */ +typedef struct ub_cmd_body_jetty_batch_modify { + u32 offset; + u32 length; + u8 ctx[UB_JETTY_CONTEXT_SIZE]; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_batch_modify_s; + +/** + * @brief struct ub_cmd_jetty_batch_modify/ub_cmd_jetty_batch_modify_s + * @details jetty batch modify command + */ +typedef struct ub_cmd_jetty_batch_modify { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_batch_modify_s body; +} ub_cmd_jetty_batch_modify_s; + +/** + * @brief struct ub_cmd_body_jetty_grp_create/ub_cmd_body_jetty_grp_create_s + * @details jetty grp create command body + */ +typedef struct ub_cmd_body_jetty_grp_create { + u32 policy; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_grp_create_s; + +/** + * @brief struct ub_cmd_jetty_grp_create/ub_cmd_jetty_grp_create_s + * @details jetty grp create command + */ +typedef struct ub_cmd_jetty_grp_create { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_grp_create_s body; +} ub_cmd_jetty_grp_create_s; + +/** + * @brief struct ub_cmd_body_jetty_grp_update/ub_cmd_body_jetty_grp_update_s + * @details jetty grp update command body + */ +typedef struct ub_cmd_body_jetty_grp_update { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 update_type : 2; + u32 jetty_id : 20; + u32 dw0_rsvd : 10; +#else + u32 dw0_rsvd : 10; + u32 jetty_id : 20; + u32 update_type : 2; +#endif + }; + u32 dw0_value; + }; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_grp_update_s; + +/** + * @brief struct ub_cmd_jetty_grp_update/ub_cmd_jetty_grp_update_s + * @details jetty grp update command + */ +typedef struct ub_cmd_jetty_grp_update { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_grp_update_s body; +} ub_cmd_jetty_grp_update_s; + +/** + * @brief struct ub_cmd_body_jetty_grp_delete/ub_cmd_body_jetty_grp_delete_s + * @details jetty grp delete command body + */ +typedef struct ub_cmd_body_jetty_grp_delete { + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_grp_delete_s; + +/** + * @brief struct ub_cmd_jetty_grp_delete/ub_cmd_jetty_grp_delete_s + * @details jetty grp delete command + */ +typedef struct ub_cmd_jetty_grp_delete { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_grp_delete_s body; +} ub_cmd_jetty_grp_delete_s; + +/** + * @brief struct ub_cmd_body_jetty_grp_query/ub_cmd_body_jetty_grp_query_s + * @details jetty grp query command body + */ +typedef struct ub_cmd_body_jetty_grp_query { + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_grp_query_s; + +/** + * @brief struct ub_cmd_jetty_grp_query/ub_cmd_jetty_grp_query_s + * @details jetty grp query command + */ +typedef struct ub_cmd_jetty_grp_query { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_grp_query_s body; +} ub_cmd_jetty_grp_query_s; + +/** + * @brief struct ub_cmd_body_jetty_bind/ub_cmd_body_jetty_bind_s + * @details jetty bind command body + */ +typedef struct ub_cmd_body_jetty_bind { + u32 peer_jetty_id; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_bind_s; + +/** + * @brief struct ub_cmd_jetty_bind/ub_cmd_jetty_bind_s + * @details jetty bind command + */ +typedef struct ub_cmd_jetty_bind { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_bind_s body; +} ub_cmd_jetty_bind_s; + +/** + * @brief struct ub_cmd_body_jetty_unbind/ub_cmd_body_jetty_unbind_s + * @details jetty unbind command body + */ +typedef struct ub_cmd_body_jetty_unbind { + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jetty_unbind_s; + +/** + * @brief struct ub_cmd_jetty_unbind/ub_cmd_jetty_unbind_s + * @details jetty unbind command + */ +typedef struct ub_cmd_jetty_unbind { + ub_cmd_com_header_s header; + ub_cmd_body_jetty_unbind_s body; +} ub_cmd_jetty_unbind_s; + +#define UB_JETTY_CONTEXT_QUERY_SIZE (UB_JETTY_CONTEXT_SIZE >> 2) +/** + * @brief struct ub_ta_context_query/ub_ta_context_query_s + * @details used to query the context. + */ +typedef struct ub_ta_context_query { + u32 ctx[UB_JETTY_CONTEXT_QUERY_SIZE]; +} ub_ta_context_query_s; + +/** + * @brief union ub_jetty_info_u + * @details jetty informain in jetty group, contains jetty information fields. + */ +typedef union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && (BYTE_ORDER == BIG_ENDIAN) + u32 vld : 1; + u32 rsvd : 11; + u32 jetty_id : 20; +#else + u32 jetty_id : 20; + u32 rsvd : 11; + u32 vld : 1; +#endif + }; + u32 value; +} ub_jetty_info_u; + +/** + * @brief struct ub_jetty_grp_ctx_info_s + * @details used to query the jetty group information, contains jetty group ctx fields. + */ +typedef struct { + u32 rsvd0[5]; + ub_jetty_info_u jetty[16]; + u32 rsvd1[11]; +} ub_jetty_grp_ctx_info_s; + +#define UB_JETTY_GRP_CTX_SIZE 128 +/** + * @brief struct ub_jetty_grp_ctx_query + * @details used to query the jetty group. + */ +struct ub_jetty_grp_ctx_query { + u8 ctx[UB_JETTY_GRP_CTX_SIZE]; +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfc_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfc_cmd.h new file mode 100644 index 000000000..63648aa1b --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfc_cmd.h @@ -0,0 +1,26 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu jfc cmd define. + * Create: 2023-10-18 + */ + +#ifndef UB_NPU_JFC_CMD_H +#define UB_NPU_JFC_CMD_H + +enum UB_CMD_JFC_TYPE { + UB_CMD_JFC_CREATE_CTX = + 0x1, /**< Create JFC Context @see > ub_cmd_jfc_create_s */ + UB_CMD_JFC_MODIFY_CTX = + 0x2, /**< Modify JFC Context @see > ub_cmd_jfc_modify_s */ + UB_CMD_JFC_DELETE_CTX = + 0x3, /**< Delete JFC Context @see > ub_cmd_jfc_delete_s */ + UB_CMD_JFC_CACHE_INVLD_CTX = + 0x4, /**< Cache invalid JFC Context @see > ub_cmd_jfc_invld_s */ + UB_CMD_JFC_QUERY_CTX = + 0x5, /**< Query JFC Context @see > ub_cmd_jfc_query_s */ + UB_CMD_JFC_BATCH_MODIFY_CTX = + 0x6, /**< DFX batch modify JFC Context @see > ub_cmd_jfc_batch_modify_s */ + UB_CMD_JFC_MAX +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfc_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfc_cmd_defs.h new file mode 100644 index 000000000..9c597e878 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfc_cmd_defs.h @@ -0,0 +1,198 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu jfc cmd define. + * Create: 2023-10-18 + */ + +#ifndef UB_NPU_JFC_CMD_DEFS_H +#define UB_NPU_JFC_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +#define UB_JFC_CTX_SIZE 128 /** JFC Context大小为128字节 */ + +/** + * @brief struct ub_jfc_chip_attr/ub_jfc_chip_attr_s + * @details jfc chip attribute + */ +typedef struct ub_jfc_chip_attr { + ub_mtt_attr_s cq_mtt_attr; + u32 db_paddr_h; + u32 db_paddr_l; + u32 cq_size; + u32 cqe_size; + u32 cq_page_size; + u32 ceqn; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 cnt_adjust_en : 8; + u32 cnt_clear_en : 8; + u32 ci_on_chip : 8; + u32 ceqe_en : 8; +#else + u32 ceqe_en : 8; + u32 ci_on_chip : 8; + u32 cnt_clear_en : 8; + u32 cnt_adjust_en : 8; +#endif + }; + u32 value; + }; + + u32 rsvd[4]; +} ub_jfc_chip_attr_s; + +/** + * @brief struct ub_jfc_sw_attr/ub_jfc_sw_attr_s + * @details jfc software attribute + */ +typedef struct ub_jfc_sw_attr { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 jfc_inline_en : 8; + u32 rsvd1 : 24; +#else + u32 rsvd1 : 24; + u32 jfc_inline_en : 8; +#endif + }; + u32 value; + }; + + u32 rsvd[4]; +} ub_jfc_sw_attr_s; + +/** + * @brief struct ub_cmd_body_jfc_create/ub_cmd_body_jfc_create_s + * @details create jfc command body struct + */ +typedef struct ub_cmd_body_jfc_create { + ub_jfc_chip_attr_s chip_attr; + ub_jfc_sw_attr_s sw_attr; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jfc_create_s; + +/** + * @brief struct ub_cmd_body_jfc_modify/ub_cmd_body_jfc_modify_s + * @details modify jfc command body struct + */ +typedef struct ub_cmd_body_jfc_modify { + u32 mask; + u32 timeout; + u32 max_cnt; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jfc_modify_s; + +/** + * @brief struct ub_cmd_body_jfc_invld/ub_cmd_body_jfc_invld_s + * @details invalid jfc command body struct + */ +typedef struct ub_cmd_body_jfc_invld { + u32 cmtt_flags; + u32 cmtt_num; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jfc_invld_s; + +/** + * @brief struct ub_cmd_body_jfc_batch_modify/ub_cmd_body_jfc_batch_modify_s + * @details batch modify jfc command body struct + */ +typedef struct ub_cmd_body_jfc_batch_modify { + u32 offset; + u32 length; + u8 ctx[UB_JFC_CTX_SIZE]; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_jfc_batch_modify_s; + +/** + * @brief struct ub_cmd_jfc_create/ub_cmd_jfc_create_s + * @details create jfc command struct + */ +typedef struct ub_cmd_jfc_create { + ub_cmd_com_header_s header; + ub_cmd_body_jfc_create_s body; +} ub_cmd_jfc_create_s; + +/** + * @brief struct ub_cmd_jfc_modify/ub_cmd_jfc_modify_s + * @details modify jfc command struct + */ +typedef struct ub_cmd_jfc_modify { + ub_cmd_com_header_s header; + ub_cmd_body_jfc_modify_s body; +} ub_cmd_jfc_modify_s; + +/** + * @brief struct ub_cmd_jfc_delete/ub_cmd_jfc_delete_s + * @details delete jfc command struct + */ +typedef struct ub_cmd_jfc_delete { + ub_cmd_com_header_s header; + u32 rsvd[4]; +} ub_cmd_jfc_delete_s; + +/** + * @brief struct ub_cmd_jfc_invld/ub_cmd_jfc_invld_s + * @details invalid jfc command struct + */ +typedef struct ub_cmd_jfc_invld { + ub_cmd_com_header_s header; + ub_cmd_body_jfc_invld_s body; +} ub_cmd_jfc_invld_s; + +/** + * @brief struct ub_cmd_jfc_query/ub_cmd_jfc_query_s + * @details query jfc command struct + */ +typedef struct ub_cmd_jfc_query { + ub_cmd_com_header_s header; + u32 rsvd[4]; +} ub_cmd_jfc_query_s; + +/** + * @brief struct ub_cmd_jfc_batch_modify/ub_cmd_jfc_batch_modify_s + * @details batch modify jfc command struct + */ +typedef struct ub_cmd_jfc_batch_modify { + ub_cmd_com_header_s header; + ub_cmd_body_jfc_batch_modify_s body; +} ub_cmd_jfc_batch_modify_s; + +/** + * @brief struct ub_jfc_ctx_query_info_s + * @details used to query the jfc information, contains context fields. + */ +typedef struct { + u32 dw0; + u32 dw1; + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && (BYTE_ORDER == BIG_ENDIAN) + u32 state : 4; + u32 rsvd0 : 28; +#else + u32 rsvd0 : 28; + u32 state : 4; +#endif + }; + u32 dw2; + }; + u32 rsvd[29]; +} ub_jfc_ctx_query_info_s; + +/** + * @brief struct ub_jfc_ctx_query + * @details used to query the jfc context. + */ +struct ub_jfc_ctx_query { + u8 ctx[UB_JFC_CTX_SIZE]; +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfr_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfr_cmd.h new file mode 100644 index 000000000..1ba7bde86 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfr_cmd.h @@ -0,0 +1,24 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2024. All rights reserved. + * Description: UB npu jfr cmd define. + * Create: 2024-11-14 + */ + +#ifndef UB_NPU_JFR_CMD_H +#define UB_NPU_JFR_CMD_H + +enum UB_CMD_JFR_TYPE { + UB_CMD_JFR_CREATE_CTX = + 0x1, /**< Create JFR Context @see > ub_cmd_jetty_create_s */ + UB_CMD_JFR_MODIFY_CTX = + 0x2, /**< Modify JFR Context @see > ub_cmd_jetty_modify_s */ + UB_CMD_JFR_DELETE_CTX = + 0x3, /**< Delete JFR Context @see > ub_cmd_jetty_delete_s */ + UB_CMD_JFR_CACHE_INVLD_CTX = + 0x4, /**< Invld JFR cache @see > ub_cmd_jetty_cache_invld_s */ + UB_CMD_JFR_QUERY_CTX = + 0x5, /**< Query JFR Context @see > ub_cmd_jetty_query_s */ + UB_CMD_JFR_MAX +}; + +#endif diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfrc_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfrc_cmd.h new file mode 100644 index 000000000..953e25c4c --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfrc_cmd.h @@ -0,0 +1,26 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu jfrc cmd define. + * Create: 2023-10-13 + */ + +#ifndef UB_NPU_JFRC_CMD_H +#define UB_NPU_JFRC_CMD_H + +enum UB_CMD_JFRC_TYPE { + UB_CMD_JFRC_CREATE_CTX = + 0x1, /**< Create JFRC Context @see > ub_cmd_jetty_create_s */ + UB_CMD_JFRC_DESTROY_CTX = + 0x2, /**< Destroy JFRC Context @see > ub_cmd_jfrc_delete_s */ + UB_CMD_JFRC_QUERY_QPC_CTX = + 0x3, /**< Query JFRC Context @see > ub_cmd_jfrc_query_s */ + UB_CMD_JFRC_QUERY_PCQC_CTX = + 0x4, /**< Query JFRC Context @see > ub_cmd_jfrc_query_s */ + UB_CMD_JFRC_QUERY_WQE = + 0x5, /**< Query JFRC Context @see > ub_cmd_jfrc_query_s */ + UB_CMD_JFRC_MODIFY_PCQC = + 0x6, /**< Modify JFRC PCQC @see > ub_cmd_jfrc_modify_pcqc_s */ + UB_CMD_JFRC_MAX +}; + +#endif // UB_NPU_JFRC_CMD_H \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfrc_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfrc_cmd_defs.h new file mode 100644 index 000000000..3a1d09996 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_jfrc_cmd_defs.h @@ -0,0 +1,105 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description : UB JFRC common API + * Author : / + * Create : / + * Notes : / + * History : / + */ + +#ifndef UB_NPU_JFRC_CMD_DEFS_H +#define UB_NPU_JFRC_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +#define UB_MAX_RC_NUM 64 /** 一个TA func支持的RC个数为64 */ +#define UB_PCQ_CTX_SIZE 128 /** PCQ SEG Context大小为64字节 */ +#define UB_RC_QUEUE_WQEBB_SIZE (64) /** wqebb大小为64字节 */ +#define UB_PER_RCQE_WQEBB_NUM (2) /** 一个RCQE(RC queue element)占两个WQEBB */ +#define UB_RCQE_SIZE \ + (UB_RC_QUEUE_WQEBB_SIZE * UB_PER_RCQE_WQEBB_NUM) /** 一个RCQE大小 */ + +#define UB_RC_QUEUE_WQE_SHIFT \ + (6) /** 2 ^ UB_RC_QUEUE_WQE_SHIFT(6) = WQEBB_SIZE(64B) */ +#define UB_RC_QUEUE_WQEBB_SIZE_SHIFT \ + (4) /**< 2 ^ UB_RC_QUEUE_WQEBB_SIZE_SHIFT(4) = 16B */ +#define UB_RC_QUEUE_DEPTH_MASK (0x0f) /** RC队列深度不超过2^15 = 32k */ + +/**@struct ub_cmd_jfrc_delete_body +* @brief delete jfrc body +*/ +typedef struct ub_cmd_jfrc_delete_body { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 dpath_flag : 1; /**< 排空标志 */ + u32 rsvd0 : 31; /**< 预留 */ +#else + u32 rsvd0 : 31; /**< 预留 */ + u32 dpath_flag : 1; /**< 排空标志 */ +#endif + } bs; + u32 ub_cmd_ext[0]; /**< 扩展命令 */ +} ub_cmd_jfrc_delete_body_s; + +/**@struct ub_cmd_jfrc_delete +* @brief rc queue delete cmd +*/ +typedef struct ub_cmd_jfrc_delete { + struct ub_cmd_com_header header; + struct ub_cmd_jfrc_delete_body body; +} ub_cmd_jfrc_delete_s; + +/**@struct ub_cmd_jfrc_query_body +* @brief query jfrc body +*/ +typedef struct ub_cmd_jfrc_query_body { + u32 ci; /**< 查询RCQE时的目标ci */ + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_jfrc_query_body_s; + +/**@struct ub_cmd_jfrc_query +* @brief query jfrc +*/ +typedef struct ub_cmd_jfrc_query { + struct ub_cmd_com_header header; + struct ub_cmd_jfrc_query_body body; +} ub_cmd_jfrc_query_s; + +/**@struct ub_rc_queue_wqe +* @brief query rc queue wqe +*/ +typedef struct ub_rc_queue_wqe { + u8 rcqe[UB_RCQE_SIZE]; /**< 一个rcqe占UB_RCQE_SIZE字节 */ +} ub_rcqe_t; + +/**@struct ub_pcqc_query_rsp +* @brief query pcqc response +*/ +typedef struct ub_pcqc_query_rsp { + u8 ctx[UB_PCQ_CTX_SIZE]; +} ub_pcqc_query_rsp_s; + +/** + * @brief struct ub_cmd_jfrc_modify_pcqc_body/ub_cmd_jfrc_modify_pcqc_body_s + * @details jfrc_modify_pcqc command body + */ +typedef struct ub_cmd_jfrc_modify_pcqc_body { + u32 offset; + u32 length; + u8 ctx[UB_PCQ_CTX_SIZE]; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_jfrc_modify_pcqc_body_s; + +/** + * @brief struct ub_cmd_jfrc_modify_pcqc/ub_cmd_jfrc_modify_pcqc_s + * @details jfrc modify pcqc command + */ +typedef struct ub_cmd_jfrc_modify_pcqc { + ub_cmd_com_header_s header; + ub_cmd_jfrc_modify_pcqc_body_s body; +} ub_cmd_jfrc_modify_pcqc_s; + +#endif // UB_NPU_JFRC_CMD_DEFS_H diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_mapt_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_mapt_cmd.h new file mode 100644 index 000000000..e5c710e2a --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_mapt_cmd.h @@ -0,0 +1,30 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu mapt cmd define. + * Create: 2023-10-23 + */ + +#ifndef UB_NPU_MAPT_CMD_H +#define UB_NPU_MAPT_CMD_H + +enum UB_CMD_MAPT_TYPE { + UB_CMD_MAPT_CREATE_CTX = + 0x1, /**< Create MAPT Context @see > ub_cmd_mapt_create_s */ + UB_CMD_MAPT_DELETE_CTX = + 0x2, /**< Delete MAPT Context @see > ub_cmd_mapt_delete_s */ + UB_CMD_MAPT_QUERY_CTX = + 0x3, /**< Query MAPT Context @see > ub_cmd_mapt_query_s */ + UB_CMD_MAPT_BATCH_MODIFY_CTX = + 0x4, /**< DFX batch modify MAPT Context @see > ub_cmd_mapt_batch_modify_s */ + UB_CMD_MAPT_QUERY_SAFE_DMTT_BITMAP = + 0X5, /**< QUERY SAFE DMTT BITMAP @see > ub_cmd_safe_dmtt_bitmap_outbuf_s */ + UB_CMD_MAPT_QUERY_SAFE_DMTT_CTX = + 0X6, /**< QUERY SAFE DMTT CTX @see > ub_cmd_safe_dmtt_ctx_outbuf_s */ + UB_CMD_MAPT_CREATE_DAVID_CTX = + 0X7, /**< Create david MAPT Context @see > ub_cmd_mapt_create_s */ + UB_CMD_MAPT_DELETE_DAVID_CTX = + 0X8, /**< Delete david MAPT Context @see > ub_cmd_mapt_delete_s */ + UB_CMD_MAPT_MAX +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_mapt_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_mapt_cmd_defs.h new file mode 100644 index 000000000..1fb455733 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_mapt_cmd_defs.h @@ -0,0 +1,188 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu mapt cmd define. + * Create: 2023-10-18 + */ + +#ifndef UB_NPU_MAPT_CMD_DEFS_H +#define UB_NPU_MAPT_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +#define UB_MAPT_CTX_SIZE 64 + +/**@struct ub_mapt_chip_attr +* @brief mapt chip attr +*/ +typedef struct ub_mapt_chip_attr { + ub_mtt_attr_s mtt_attr; + + u32 iova_hi; + u32 iova_lo; + u32 length_hi; + u32 length_lo; + + u32 buf_page_size; + u32 block_size; + + u32 so_ro; + u32 mkey; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 local_write : 1; + u32 remote_read : 1; + u32 remote_write : 1; + u32 remote_atomic : 1; + u32 remote_invld : 1; + u32 rsvd1 : 27; +#else + u32 rsvd1 : 27; + u32 remote_invld : 1; + u32 remote_atomic : 1; + u32 remote_write : 1; + u32 remote_read : 1; + u32 local_write : 1; +#endif + }; + u32 value; + }; + + u32 rsvd[4]; +} ub_mapt_chip_attr_s; + +/**@struct ub_mapt_sw_attr +* @brief mapt sw attr +*/ +typedef struct ub_mapt_sw_attr { + u32 token_value; + u32 key_type; + u32 eid_d; /* david instance EID */ + u32 tid_d; /* david tid */ + u32 rsvd[2]; +} ub_mapt_sw_attr_s; + +/**@struct ub_cmd_body_mapt_create +* @brief mapt cmd body for create +*/ +typedef struct ub_cmd_body_mapt_create { + ub_mapt_chip_attr_s chip_attr; + ub_mapt_sw_attr_s sw_attr; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mapt_create_s; + +/**@struct ub_cmd_body_mapt_delete +* @brief mapt cmd body for delete +*/ +typedef struct ub_cmd_body_mapt_delete { + u32 mtt_flags; + u32 mtt_num; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mapt_delete_s; + +/**@struct ub_cmd_body_mapt_batch_modify +* @brief mapt cmd body for modify +*/ +typedef struct ub_cmd_body_mapt_batch_modify { + u32 offset; + u32 length; + u8 ctx[UB_MAPT_CTX_SIZE]; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mapt_batch_modify_s; + +/**@struct ub_cmd_mapt_create +* @brief mapt create +*/ +typedef struct ub_cmd_mapt_create { + ub_cmd_com_header_s header; + ub_cmd_body_mapt_create_s body; +} ub_cmd_mapt_create_s; + +/**@struct ub_cmd_mapt_delete +* @brief mapt delete +*/ +typedef struct ub_cmd_mapt_delete { + ub_cmd_com_header_s header; + ub_cmd_body_mapt_delete_s body; +} ub_cmd_mapt_delete_s; + +/**@struct ub_cmd_mapt_query +* @brief mapt query +*/ +typedef struct ub_cmd_mapt_query { + ub_cmd_com_header_s header; + u32 rsvd[4]; +} ub_cmd_mapt_query_s; + +/**@struct ub_cmd_mapt_batch_modify +* @brief mapt modify +*/ +typedef struct ub_cmd_mapt_batch_modify { + ub_cmd_com_header_s header; + ub_cmd_body_mapt_batch_modify_s body; +} ub_cmd_mapt_batch_modify_s; + +/** + * @brief struct ub_mapt_ctx_info_s + * @details used to query the mapt information, contains context fields. + */ +typedef struct { + u32 rsvd0[2]; + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && (BYTE_ORDER == BIG_ENDIAN) + u32 status : 4; /* Mpt status. Valid values are VALID, FREE, and INVALID. */ + u32 dw2_rsvd : 28; +#else + u32 dw2_rsvd : 28; + u32 status : 4; +#endif + }; + u32 dw2; + }; + u32 rsvd1[12]; +} ub_mapt_ctx_info_s; + +/** + * @brief struct ub_vtp_ctx_query + * @details used to query the mapt context. + */ +struct ub_mapt_ctx_query { + u8 ctx[UB_MAPT_CTX_SIZE]; +}; + +/**@struct ub_cmd_safe_dmtt_bitmap +* @brief safe_dmtt_bitmap query +*/ +typedef struct ub_cmd_safe_dmtt_bitmap { + ub_cmd_com_header_s header; + u32 func_id; +} ub_cmd_safe_dmtt_bitmap_s; + +/**@struct ub_cmd_safe_dmtt_ctx +* @brief safe_dmtt_ctx query +*/ +typedef struct ub_cmd_safe_dmtt_ctx { + ub_cmd_com_header_s header; + u32 func_id; + u32 gpa_hi; /* Mtt gpa upper 32 bits */ + u32 gpa_lo; /* Mtt gpa lower 32 bits */ +} ub_cmd_safe_dmtt_ctx_s; + +#define UB_SAFE_DMTT_BITMAP_SIZE 2048 +#define UB_SAFE_DMTT_CTX_SIZE 4096 +typedef struct ub_cmd_safe_dmtt_bitmap_outbuf { + u32 ub_safe_dmtt_valid_num; + u32 ub_safe_dmtt_remain_num; + u8 ub_safe_dmtt_bitmap[UB_SAFE_DMTT_BITMAP_SIZE]; +} ub_cmd_safe_dmtt_bitmap_outbuf_s; + +typedef struct ub_cmd_safe_dmtt_ctx_outbuf { + u8 ub_safe_dmtt_ctx[UB_SAFE_DMTT_CTX_SIZE]; +} ub_cmd_safe_dmtt_ctx_outbuf_s; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_mig_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_mig_cmd.h new file mode 100644 index 000000000..9621b9b76 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_mig_cmd.h @@ -0,0 +1,44 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu migrate cmd define. + * Create: 2023-10-31 + */ + +#ifndef UB_NPU_MIG_CMD_H +#define UB_NPU_MIG_CMD_H + +enum UB_CMD_MIG_TYPE { + UB_CMD_MIG_QUERY_DRAIN_NUM = + 0x1, /**< Query drain number for ub live migration @see > ub_cmd_mig_comm_proc_s */ + UB_CMD_MIG_DIRTY_DRAIN = + 0x2, /**< Dirty drain for ub live migration @see > ub_cmd_mig_dirty_drain_s */ + UB_CMD_MIG_QUERY_DRAIN_STATUS = + 0x3, /**< Query drain status for ub live migration @see > ub_cmd_mig_query_drain_status_s */ + UB_CMD_MIG_CACHE_OUT = + 0x4, /**< Cache out for ub live migration @see > ub_cmd_mig_cache_out_s */ + UB_CMD_MIG_SAVE_JFRC_PCQC = + 0x5, /**< Save jfrc pcqc for ub live migration @see > ub_cmd_mig_move_jfrc_pcqc_s */ + UB_CMD_MIG_RESTORE_JFRC_PCQC = + 0x6, /**< Restore jfrc pcqc for ub live migration @see > ub_cmd_mig_move_jfrc_pcqc_s */ + UB_CMD_MIG_RESTORE_DB_TIMER = + 0x7, /**< Restore db timer for ub live migration @see > ub_cmd_mig_restore_db_timer_s */ + UB_CMD_MIG_SAVE_EID = + 0x8, /**< Save eid for ub live migration @see > ub_cmd_mig_move_eid_s */ + UB_CMD_MIG_RESTORE_EID = + 0x9, /**< Restore eid for ub live migration @see > ub_cmd_mig_move_eid_s */ + UB_CMD_MIG_STATE_NOTIFY = + 0xA, /**< State notify for ub live migration @see > ub_cmd_mig_state_notify_s */ + UB_CMD_MIG_QUERY_ROLLBACK = + 0xB, /**< Query rollback status for ub live migration @see > ub_cmd_mig_query_rollback_s */ + UB_CMD_MIG_FLUSH_VTP_DMA = + 0xC, /**< flush dma after dst vtp dma @see > ub_cmd_mig_comm_proc_s */ + UB_CMD_MIG_QEURY_RDMARC = + 0xD, /**< query rdmarc addr to log dirty @see > ub_cmd_mig_query_rdmarc_s */ + UB_CMD_MIG_SAVE_MTT_MAP_BHEAP = + 0xE, /**< Save mtt map bheap for ub live migration @see > ub_cmd_mig_move_mtt_map_bheap_s */ + UB_CMD_MIG_RESTORE_MTT_MAP_BHEAP = + 0xF, /**< Restore mtt map bheap for ub live migration @see > ub_cmd_mig_move_mtt_map_bheap_s */ + UB_CMD_MIG_MAX +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_mig_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_mig_cmd_defs.h new file mode 100644 index 000000000..bdf5fc762 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_mig_cmd_defs.h @@ -0,0 +1,464 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu migrate cmd define. + * Create: 2023-10-31 + */ + +#ifndef UB_NPU_MIG_CMD_DEFS_H +#define UB_NPU_MIG_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" +#include "ub_mpu_cmd_defs.h" + +#define UB_MIG_CACHE_LINE_NUM 8 /**< mig cache line number */ +#define UB_MIG_JFRC_PCQC_MAX_PROC_CNT 4 /**< jfrc pcqc max procedure count */ +#define UB_MIG_JFRC_PCQC_BUF_SIZE 512 /**< jfrc pcqc buffer size */ +#define UB_MIG_JFRC_PCQC_BUF_OFST 16 /**< jfrc pcqc buffer offset*/ +#define UB_MIG_JFRC_PCQC_READ_CPB_OFFSET \ + (UB_CMD_READ_CPB_BUF_OFFSET + \ + UB_MIG_JFRC_PCQC_BUF_OFST) /**< jfrc pcqc read cpb offset */ + +#define UB_EID_LEN 4 /**< eid len */ +#define UB_MIG_EID_BUF_SIZE 32 /**< eid buffer size */ + +#define UB_MIG_MTT_MAP_BHEAP_BUF_SIZE 512 /**< mtt map beap buffer size */ +#define UB_MIG_MTT_MAP_BHEAP_PROC_LOOP \ + (UB_MTT_MAP_BHEAP_BYTE_NUM / UB_MIG_MTT_MAP_BHEAP_BUF_SIZE) +#define UB_MIG_MTT_MAP_BHEAP_CNT_PER_LOOP \ + (UB_MIG_MTT_MAP_BHEAP_BUF_SIZE / \ + UB_MTT_MAP_BHEAP_LT_ENTRY_SIZE) /**< mtt beap max procedure count */ + +/** + * @brief struct ub_cmd_body_mig_comm_proc/ub_cmd_body_mig_comm_proc_s + * @details migrate common procedure command struct body + */ +typedef struct ub_cmd_body_mig_comm_proc { + u32 func_id; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mig_comm_proc_s; + +/** + * @brief struct ub_cmd_mig_comm_proc/ub_cmd_mig_comm_proc_s + * @details migrate common procedure command struct + */ +typedef struct ub_cmd_mig_comm_proc { + ub_cmd_com_header_s header; + ub_cmd_body_mig_comm_proc_s body; +} ub_cmd_mig_comm_proc_s; + +/** + * @brief struct ub_cmd_body_mig_dirty_drain/ub_cmd_body_mig_dirty_drain_s + * @details migrate dirty drain command struct body + */ +typedef struct ub_cmd_body_mig_dirty_drain { + u32 func_id; + u32 queue_idx; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mig_dirty_drain_s; + +/** + * @brief struct ub_cmd_mig_dirty_drain/ub_cmd_mig_dirty_drain_s + * @details migrate dirty drain command struct + */ +typedef struct ub_cmd_mig_dirty_drain { + ub_cmd_com_header_s header; + ub_cmd_body_mig_dirty_drain_s body; +} ub_cmd_mig_dirty_drain_s; + +/** + * @brief struct ub_cmd_body_mig_query_drain_status/ub_cmd_body_mig_query_drain_status_s + * @details migrate query drain status command struct body + */ +typedef struct ub_cmd_body_mig_query_drain_status { + u32 func_id; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mig_query_drain_status_s; + +/** + * @brief struct ub_cmd_mig_query_drain_status/ub_cmd_mig_query_drain_status_s + * @details migrate query drain status command struct + */ +typedef struct ub_cmd_mig_query_drain_status { + ub_cmd_com_header_s header; + ub_cmd_body_mig_query_drain_status_s body; +} ub_cmd_mig_query_drain_status_s; + +/** + * @brief struct ub_cmd_body_mig_query_dirty_status/ub_cmd_body_mig_query_dirty_status_s + * @details migrate query dirty status command struct body + */ +typedef struct ub_cmd_body_mig_query_dirty_status { + u32 func_id; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mig_query_dirty_status_s; + +/** + * @brief struct ub_cmd_mig_query_dirty_status/ub_cmd_mig_query_dirty_status_s + * @details migrate query dirty status command struct + */ +typedef struct ub_cmd_mig_query_dirty_status { + ub_cmd_com_header_s header; + ub_cmd_body_mig_query_dirty_status_s body; +} ub_cmd_mig_query_dirty_status_s; + +/** + * @brief struct ub_mig_cache_line/ub_mig_cache_line_s + * @details migrate cache line + */ +typedef struct ub_mig_cache_line { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd : 9; + u32 valid : 1; + u32 cl_size : 2; + u32 cl_end : 10; + u32 cl_start : 10; +#else + u32 cl_start : 10; + u32 cl_end : 10; + u32 cl_size : 2; + u32 valid : 1; + u32 rsvd : 9; +#endif +} ub_mig_cache_line_s; + +/** + * @brief struct ub_cmd_body_mig_cache_out/ub_cmd_body_mig_cache_out_s + * @details migrate cache out command struct body + */ +typedef struct ub_cmd_body_mig_cache_out { + u32 func_id; + ub_mig_cache_line_s cache_line[UB_MIG_CACHE_LINE_NUM]; + u32 mode; // mode_0：为无流量时的cacheout，需要等待cacheout成功；mode_1：为有流量时的cacheout，尽力而为 + u32 rsvd[3]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mig_cache_out_s; + +/** + * @brief struct ub_cmd_mig_cache_out/ub_cmd_mig_cache_out_s + * @details migrate cache out command struct + */ +typedef struct ub_cmd_mig_cache_out { + ub_cmd_com_header_s header; + ub_cmd_body_mig_cache_out_s body; +} ub_cmd_mig_cache_out_s; + +#define RDMARC_QUERY_MAX_CNT 40 /**< rdmarc max query count */ + +/** + * @brief struct ub_cmd_body_mig_comm_dfx/ub_cmd_body_mig_query_rdmarc_s + * @details migrate query rdmarc command struct body + */ +typedef struct ub_cmd_body_mig_comm_dfx { + u32 func_id; + u32 xid_start; + u32 xid_end; + u32 send_times; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mig_query_rdmarc_s; + +/** + * @brief struct ub_cmd_mig_query_rdmarc/ub_cmd_mig_query_rdmarc_s + * @details migrate rdmarc query command struct + */ +typedef struct ub_cmd_mig_query_rdmarc { + ub_cmd_com_header_s header; + ub_cmd_body_mig_query_rdmarc_s body; +} ub_cmd_mig_query_rdmarc_s; + +/** + * @brief struct ub_mig_rdmarc_addr/ub_mig_rdmarc_addr_s + * @details migrate rdmarc address + */ +typedef struct ub_mig_rdmarc_addr { + u32 rc_gpa_hi; + u32 rc_gpa_lo; + u32 rc_len; +} ub_mig_rdmarc_addr_s; + +/** + * @brief struct ub_cmd_mig_query_rdmarc_outbuf/ub_cmd_mig_query_rdmarc_outbuf_s + * @details migrate query rdmarc outbuffer command + */ +typedef struct ub_cmd_mig_query_rdmarc_outbuf { + u32 rsp_status; + u32 cur_xid; + u32 valid_cnt; + ub_mig_rdmarc_addr_s data[RDMARC_QUERY_MAX_CNT]; +} ub_cmd_mig_query_rdmarc_outbuf_s; + +/** + * @brief struct ub_cmd_body_mig_move_jfrc_pcqc/ub_cmd_body_mig_move_jfrc_pcqc_s + * @details migrate move jfrc pcqc command struct body + */ +typedef struct ub_cmd_body_mig_move_jfrc_pcqc { + u32 func_id; + u32 jfrc_idx; + u32 jfrc_num; + u32 rsvd; + u8 data[UB_MIG_JFRC_PCQC_BUF_SIZE]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mig_move_jfrc_pcqc_s; + +/** + * @brief struct ub_cmd_mig_move_jfrc_pcqc/ub_cmd_mig_move_jfrc_pcqc_s + * @details migrate move jfrc pcqc command struct + */ +typedef struct ub_cmd_mig_move_jfrc_pcqc { + ub_cmd_com_header_s header; + ub_cmd_body_mig_move_jfrc_pcqc_s body; +} ub_cmd_mig_move_jfrc_pcqc_s; + +/** + * @brief struct ub_cmd_mig_move_jfrc_pcqc_outbuf/ub_cmd_mig_move_jfrc_pcqc_outbuf_s + * @details migrate move jfrc pcqc outbuffer + */ +typedef struct ub_cmd_mig_move_jfrc_pcqc_outbuf { + u8 data[UB_MIG_JFRC_PCQC_BUF_SIZE]; +} ub_cmd_mig_move_jfrc_pcqc_outbuf_s; + +/** + * @brief struct ub_cmd_body_mig_move_eid/ub_cmd_body_mig_move_eid_s + * @details migrate move eid command struct body + */ +typedef struct ub_cmd_body_mig_move_eid { + u32 idx; + u32 upi; + u32 vfid; + u32 eid[UB_EID_LEN]; + u32 resv[3]; + u8 data[UB_MIG_EID_BUF_SIZE]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mig_move_eid_s; + +/** + * @brief struct ub_cmd_mig_move_eid/ub_cmd_mig_move_eid_s + * @details migrate move eid command struct + */ +typedef struct ub_cmd_mig_move_eid { + ub_cmd_com_header_s header; + ub_cmd_body_mig_move_eid_s body; +} ub_cmd_mig_move_eid_s; + +/** + * @brief struct ub_cmd_mig_move_eid_outbuf/ub_cmd_mig_move_eid_outbuf_s + * @details migrate move eid outbuffer + */ +typedef struct ub_cmd_mig_move_eid_outbuf { + u8 data[UB_MIG_EID_BUF_SIZE]; +} ub_cmd_mig_move_eid_outbuf_s; + +/** + * @brief struct ub_cmd_body_mig_move_mtt_map_bheap/ub_cmd_body_mig_move_mtt_map_bheap_s + * @details migrate move mtt map bheap command struct body + */ +typedef struct ub_cmd_body_mig_move_mtt_map_bheap { + u32 func_id; + u32 bheap_idx; + u32 bheap_num; + u32 rsvd; + u8 data[UB_MIG_MTT_MAP_BHEAP_BUF_SIZE]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mig_move_mtt_map_bheap_s; + +/** + * @brief struct ub_cmd_mig_move_mtt_map_bheap/ub_cmd_mig_move_mtt_map_bheap_s + * @details migrate move mtt map bheap command struct + */ +typedef struct ub_cmd_mig_move_mtt_map_bheap { + ub_cmd_com_header_s header; + ub_cmd_body_mig_move_mtt_map_bheap_s body; +} ub_cmd_mig_move_mtt_map_bheap_s; + +/** + * @brief struct ub_cmd_mig_move_mtt_map_bheap_outbuf/ub_cmd_mig_move_mtt_map_bheap_outbuf_s + * @details migrate move mtt map bheap outbuffer + */ +typedef struct ub_cmd_mig_move_mtt_map_bheap_outbuf { + u8 data[UB_MIG_MTT_MAP_BHEAP_BUF_SIZE]; +} ub_cmd_mig_move_mtt_map_bheap_outbuf_s; + +// mtt map beap read cpb offset +#define UB_MIG_MTT_MAP_BHEAP_READ_CPB_OFFSET \ + (UB_CMD_READ_CPB_BUF_OFFSET + \ + OFFSET_OF(struct ub_cmd_body_mig_move_mtt_map_bheap, data)) + +typedef enum { + UB_MIG_JETTY_TIMER_CLEAR = 0x0, /**< jetty timer clear */ + UB_MIG_JFC_TIMER_CLEAR = 0x1, /**< jfc timer clear */ + UB_MIG_JETTY_DB_TIMER_RESTORE = 0x2, /**< jetty db timer restore */ + UB_MIG_JFC_TIMER_RESTORE = 0x3, /**< dfr timer restore */ + UB_MIG_JETTY_PI_ON_CHIP_CLEAR = 0x4, /**< jetty pi on chip clear */ + UB_MIG_DB_TIMER_RECOVER_TYPE_BUTT = + 0x5 /**< db timer recober type butt */ +} ub_mig_db_timer_recovert_t; + +/** + * @brief struct ub_cmd_body_mig_restore_db_timer/ub_cmd_body_mig_restore_db_timer_s + * @details migrate restore db timer command struct body + */ +typedef struct ub_cmd_body_mig_restore_db_timer { + u32 func_id; + u32 type; + u32 loop_idx; + u32 loop_max; + u32 xid_start; + u32 xid_end; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mig_restore_db_timer_s; + +/** + * @brief struct ub_cmd_mig_restore_db_timer/ub_cmd_mig_restore_db_timer_s + * @details migrate restore db timer command struct + */ +typedef struct ub_cmd_mig_restore_db_timer { + ub_cmd_com_header_s header; + ub_cmd_body_mig_restore_db_timer_s body; +} ub_cmd_mig_restore_db_timer_s; + +/** + * @brief struct ub_cmd_body_mig_state_notify/ub_cmd_body_mig_state_notify_s + * @details migrate state notify command struct body + */ +typedef struct ub_cmd_body_mig_state_notify { + u32 func_id; + u32 state; + u32 rsvd[3]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mig_state_notify_s; + +/** + * @brief struct ub_cmd_mig_state_notify/ub_cmd_mig_state_notify_s + * @details migrate state notify command struct + */ +typedef struct ub_cmd_mig_state_notify { + ub_cmd_com_header_s header; + ub_cmd_body_mig_state_notify_s body; +} ub_cmd_mig_state_notify_s; + +/** + * @brief struct ub_cmd_body_mig_query_rollback/ub_cmd_body_mig_query_rollback_s + * @details migrate query rollback command struct body + */ +typedef struct ub_cmd_body_mig_query_rollback { + u32 func_id; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_mig_query_rollback_s; + +/** + * @brief struct ub_cmd_body_mig_query_rollback/ub_cmd_body_mig_query_rollback_s + * @details migrate query rollback command struct + */ +typedef struct ub_cmd_mig_query_rollback { + ub_cmd_com_header_s header; + ub_cmd_body_mig_query_rollback_s body; +} ub_cmd_mig_query_rollback_s; + +/** + * @brief struct ub_cmd_mig_query_num_outbuf/ub_cmd_mig_query_num_outbuf_s + * @details migrate query num outbuffer + */ +typedef struct ub_cmd_mig_query_num_outbuf { + union { + u32 value; + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 status : 8; + u32 rsvd : 8; + u32 queue_num : 16; +#else + u32 queue_num : 16; + u32 rsvd : 8; + u32 status : 8; +#endif + } bs; + }; +} ub_cmd_mig_query_num_outbuf_s; + +/** + * @brief struct ub_cmd_mig_drain_status_outbuf/ub_cmd_mig_drain_status_outbuf_s + * @details migrate drain status outbuffer + */ +typedef struct ub_cmd_mig_drain_status_outbuf { + u32 dirty_ctr; + u32 tx_ctr; + u32 rx_ctr; + u32 fast_ctr; +} ub_cmd_mig_drain_status_outbuf_s; + +/** + * @brief struct ub_cmd_mig_query_dirty_drain_outbuf/ub_cmd_mig_query_dirty_drain_outbuf_s + * @details migrate query dirty drain outbuffer + */ +typedef struct ub_cmd_mig_query_dirty_drain_outbuf { + u32 status; + u32 rsvd[4]; +} ub_cmd_mig_query_dirty_drain_outbuf_s; + +/** + * @brief struct ub_cmd_mig_rollback_status_outbuf/ub_cmd_mig_rollback_status_outbuf_s + * @details migrate rollback status outbuffer + */ +typedef struct ub_cmd_mig_rollback_status_outbuf { + union { + u32 value; + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rollback_status : 1; + u32 rsvd : 31; +#else + u32 rsvd : 31; + u32 rollback_status : 1; +#endif + } bs; + }; +} ub_cmd_mig_rollback_status_outbuf_s; + +enum ub_mig_rsp_status { + UB_MIG_RSP_WAIT = 0x0, /**< migrate response wait */ + UB_MIG_RSP_DONE = 0x1, /**< migrate response done */ + UB_MIG_RSP_RETRY = 0x2, /**< migrate response retry */ + UB_MIG_RSP_FAIL = 0x3 /**< migrate response fail */ +}; + +/** + * @brief struct ub_cmd_mig_common_outbuf/ub_cmd_mig_common_outbuf_s + * @details migrate common outbuffer + */ +typedef struct ub_cmd_mig_common_outbuf { + u32 rsp_status; +} ub_cmd_mig_common_outbuf_s; + +#define DRAIN_QUERY_WAIT (0) /**< drain query wait */ +#define DRAIN_QUERY_FINISH (1) /**< drain query finish */ +#define DRAIN_QUERY_ERR (2) /**< drain query error */ + +/** + * @brief struct ub_migrate_drain_thread_result + * @details migrate drain thread result + */ +typedef struct { + u32 status; // 0 正在查询, 1 完成，查询成功, 2 完成，查询失败 + u32 io_number; // status为1时有效，表示未排空的io个数 +} ub_migrate_drain_thread_result; + +#define DRAIN_LWB_DISABLE_WAIT (0) /**< darin lower buffer disable wait */ +#define DRAIN_LWB_DISABLE_FINISH (1) /**< darin lower buffer disable finish */ +#define DRAIN_LWB_DISABLE_ERR (2) /**< darin lower buffer disable error */ + +/** + * @brief struct ub_migrate_lwb_disable_thread_result + * @details migrate lower buffer disable thread result + */ +typedef struct { + u32 status; // 0 正在处理, 1 完成，处理成功, 2 完成，处理失败 +} ub_migrate_lwb_disable_thread_result; + +#endif diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_sip_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_sip_cmd.h new file mode 100644 index 000000000..2aa834354 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_sip_cmd.h @@ -0,0 +1,21 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu sip cmd define. + * Create: 2023-10-13 + */ + +#ifndef UB_NPU_SIP_CMD_H +#define UB_NPU_SIP_CMD_H + +enum UB_CMD_SIP_TYPE { + UB_CMD_ADD_SIP = + 0x1, /**< Create sip Context @see > ub_cmd_sip_info_s */ + UB_CMD_DEL_SIP = + 0x2, /**< Delete sip Context @see > ub_cmd_sip_info_s */ + UB_CMD_QUERY_SIP = + 0x3, /**< Query sip Context @see > ub_cmd_sip_info_s */ + UB_CMD_MODIFY_SIP = + 0x4, /**< Query sip Context @see > ub_cmd_sip_info_s */ + UB_CMD_SIP_MAX +}; +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_sip_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_sip_cmd_defs.h new file mode 100644 index 000000000..978231075 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_sip_cmd_defs.h @@ -0,0 +1,117 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu sip cmd define. + * Create: 2023-10-13 + */ + +#ifndef UB_NPU_SIP_CMD_DEFS_H +#define UB_NPU_SIP_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +/**@struct ub_sip_attr +* @brief sip attr +*/ +typedef struct ub_sip_attr { + u32 sip0; + + u32 sip1; + + u32 sip2; + + u32 sip3; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 vlan_cfi : 1; + u32 vlan_pri : 3; + u32 rsvd0 : 8; + u32 cvlan : 12; + u32 permission : 1; + u32 rsvd1 : 7; +#else + u32 rsvd1 : 7; + u32 permission : 1; + u32 cvlan : 12; + u32 rsvd0 : 8; + u32 vlan_pri : 3; + u32 vlan_cfi : 1; +#endif + }; + u32 dw4_value; + } dw4; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 ppersp_pad_len : 8; + u32 l2_len : 8; + u32 ip_hdr_len : 8; + u32 pkthdr_len : 8; +#else + u32 pkthdr_len : 8; + u32 ip_hdr_len : 8; + u32 l2_len : 8; + u32 ppersp_pad_len : 8; +#endif + }; + u32 dw5_value; + } dw5; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd2 : 1; + u32 port_id : 4; + u32 ublink_en : 1; + u32 sip_update : 1; + u32 stag : 1; + u32 otag : 2; + u32 oiptype : 1; + u32 sip_type : 2; + u32 tunnel : 1; + u32 tag : 2; + u32 smac_h16 : 16; +#else + u32 smac_h16 : 16; + u32 tag : 2; + u32 tunnel : 1; + u32 sip_type : 2; + u32 oiptype : 1; + u32 otag : 2; + u32 stag : 1; + u32 sip_update : 1; + u32 ublink_en : 1; + u32 port_id : 4; + u32 rsvd2 : 1; +#endif + }; + u32 dw6_value; + } dw6; + + u32 smac_l32; +} ub_sip_attr_s; + +/**@struct ub_cmd_body_sip_info +* @brief sip cmd body +*/ +typedef struct ub_cmd_body_sip_info { + ub_sip_attr_s sip_attr; + u32 offset; + u32 length; + u32 func_id; + u32 rsvd[2]; /* 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_body_sip_info_s; + +/**@struct ub_cmd_sip_info +* @brief sip cmd info +*/ +typedef struct ub_cmd_sip_info { + ub_cmd_com_header_s header; + ub_cmd_body_sip_info_s body; +} ub_cmd_sip_info_s; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_srq_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_srq_cmd.h new file mode 100644 index 000000000..2f07a7522 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_srq_cmd.h @@ -0,0 +1,24 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu srq cmd define. + * Create: 2023-10-16 + */ + +#ifndef UB_NPU_SRQ_CMD_H +#define UB_NPU_SRQ_CMD_H + +enum UB_CMD_SRQ_TYPE { + UB_CMD_SRQ_CREATE_CTX = + 0x1, /**< Create SRQ Context @see > ub_cmd_srq_create_s */ + UB_CMD_SRQ_DELETE_CTX = + 0x2, /**< Delete SRQ Context @see > ub_cmd_srq_delete_s */ + UB_CMD_SRQ_MODIFY_CTX = + 0x3, /**< Modify SRQ Context @see > ub_cmd_srq_modify_s */ + UB_CMD_SRQ_QUERY_CTX = + 0x4, /**< Query SRQ Context @see > ub_cmd_srq_query_s */ + UB_CMD_SRQ_BATCH_MODIFY_CTX = + 0x5, /**< DFX Batch Modify SRQ Context @see > ub_cmd_srq_batch_modify_s */ + UB_CMD_SRQ_MAX +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_srq_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_srq_cmd_defs.h new file mode 100644 index 000000000..08a0528d5 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_srq_cmd_defs.h @@ -0,0 +1,242 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu srq cmd define. + * Create: 2023-10-16 + */ + +#ifndef UB_NPU_SRQ_CMD_DEFS_H +#define UB_NPU_SRQ_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +#define UB_SRQ_CTX_SIZE 64 // srq context size is 64B + +/**@struct ub_srq_container_attr +* @brief srq container attr +*/ +typedef struct ub_srq_container_attr { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 cont_size : 2; + u32 rsvd : 10; + u32 warn_th : 4; + u32 head_idx : 16; +#else + u32 head_idx : 16; + u32 warn_th : 4; + u32 rsvd : 10; + u32 cont_size : 2; +#endif + } bs; + u32 value; + } dw0; +} ub_srq_container_attr_s; + +/**@struct ub_srq_sw_attr +* @brief srq sw attr +*/ +typedef struct ub_srq_sw_attr { + /* DW0 */ + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 mtt_page_size : 4; + u32 wqebb_size : 3; + u32 page_size : 4; + u32 size : 5; + u32 rsvd : 16; +#else + u32 rsvd : 16; + u32 size : 5; /**< Shared Receive Queue size, equals to (2^srq_size)*WQEBB, + * the maximum SRQ size is 16K WQEs, so this field doesn't exceed 14. */ + u32 page_size : 4; /**< Page size of SRQ, equals to (2^srq_page_size)*4KB */ + u32 wqebb_size : 3; /**< Shared Receive WQE Basic Block (WQEBB) size in bytes is (2^rq_wqebb_size)*16B. + The minimum size is 32B and the values 0, 4, 5, 6, 7 are reserved */ + u32 mtt_page_size : 4; /**< Page size of MTT for SRQ, equals to (2^srq_mtt_page_size)*4KB. */ +#endif + } bs; + u32 value; + } dw0; + + /* DW1 */ + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 container : 1; + u32 state : 4; + u32 so_ro : 2; + u32 dma_attr_idx : 6; + u32 pcnt_on_chip : 1; + u32 lth_pre_en : 1; + u32 rkey_en : 1; + u32 rsvd : 16; +#else + u32 rsvd : 16; + u32 rkey_en : 1; + u32 lth_pre_en : 1; + u32 pcnt_on_chip : 1; + u32 dma_attr_idx : 6; /**< It specifies the outbound PCIe TLP header attribute of the DMA operation. + * This filed is only valid when processing CQ's CQEs. */ + u32 so_ro : 2; /**< It specifies the ATTR[1:0] bits in the outbound PCIe TLP headers of the DMA operation. + * This field is only valid when processing CQ's CQEs. + * 2'b00: Strict Ordering; + * 2'b01: Relaxed Ordering; + * 2'b10: ID Based Ordering; + * 2'b11: Both Relaxed Ordering and ID Based Ordering. */ + u32 state : 4; + u32 container : 1; +#endif + } bs; + u32 value; + } dw1; + + /* DW2 */ + u32 srqn; + + /* DW3~4 */ + u32 mtt_paddr_h; + u32 mtt_paddr_l; + + /* DW5~6 */ + u32 db_paddr_h; + u32 db_paddr_l_at_hop_num; /**< bit[1:0] Address translation hop numbers */ + ub_srq_container_attr_s cont; +} ub_srq_sw_attr_s; + +/**@struct ub_cmd_body_srq_create +* @brief srq cmd body for create +*/ +typedef struct ub_cmd_body_srq_create { + ub_srq_sw_attr_s sw_attr; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_srq_create_s; + +/**@struct ub_cmd_srq_create +* @brief srq cmd create +*/ +typedef struct ub_cmd_srq_create { + ub_cmd_com_header_s header; + ub_cmd_body_srq_create_s body; +} ub_cmd_srq_create_s; + +/**@struct ub_cmd_body_srq_delete +* @brief srq cmd body for delete +*/ +typedef struct ub_cmd_body_srq_delete { + u32 srq_buf_len; + u32 wqe_cache_line_start; + u32 wqe_cache_line_end; + u32 wqe_cache_line_size; + + u32 mtt_flags; /**< Indicates whether to kick out cache. by queue (0) or VF(1). */ + u32 mtt_num; /**< Number of cmtt, which needs to be assigned by the driver when the is kicked out by queue. */ + u32 mtt_cache_line_start; /**< The driver needs to read the driver from the configuration file. */ + u32 mtt_cache_line_end; /**< The driver needs to read the driver from the configuration file. */ + u32 mtt_cache_line_size; /**< 0:256B,1:512B */ + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_srq_delete_s; + +/**@struct ub_cmd_srq_delete +* @brief srq cmd delete +*/ +typedef struct ub_cmd_srq_delete { + ub_cmd_com_header_s header; + ub_cmd_body_srq_delete_s body; +} ub_cmd_srq_delete_s; + +/**@struct ub_cmd_body_srq_modify +* @brief srq cmd body for modify +*/ +typedef struct ub_cmd_body_srq_modify { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 lwm : 16; + u32 warth : 4; + u32 th_up_en : 1; + u32 cont_en : 1; + u32 rsvd : 10; +#else + u32 rsvd : 10; + u32 cont_en : 1; + u32 th_up_en : 1; + u32 warth : 4; + u32 lwm : 16; +#endif + } bs; + u32 value; + } dw0; + + u32 jfr_id; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_srq_modify_s; + +/**@struct ub_cmd_srq_modify +* @brief srq cmd modify +*/ +typedef struct ub_cmd_srq_modify { + ub_cmd_com_header_s header; + ub_cmd_body_srq_modify_s body; +} ub_cmd_srq_modify_s; + +/**@struct ub_cmd_srq_query +* @brief srq cmd query +*/ +typedef struct ub_cmd_srq_query { + ub_cmd_com_header_s header; +} ub_cmd_srq_query_s; + +/**@struct ub_cmd_srq_query_rsp +* @brief srq cmd query response body +*/ +typedef struct ub_cmd_srq_query_rsp { + union { + u8 ctx[UB_SRQ_CTX_SIZE]; + struct { + u32 dw0; + u32 dw1; + /* DW2 */ + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsv0 : 10; + u32 warn_th : 4; /* warn thresthod */ + u32 rsv1 : 18; +#else + u32 rsv1 : 18; + u32 warn_th : 4; + u32 rsv0 : 10; +#endif + } bs_warn_th; + + u32 value; + } dw2; + u8 rsvd[UB_SRQ_CTX_SIZE - 12]; + }; + }; +} ub_cmd_srq_query_rsp_s; + +/**@struct ub_cmd_body_srq_batch_modify +* @brief srq cmd batch modify body +*/ +typedef struct ub_cmd_body_srq_batch_modify { + u32 offset; + u32 length; + ub_cmd_srq_query_rsp_s srq_ctx; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_srq_batch_modify_s; + +/**@struct ub_cmd_srq_batch_modify +* @brief srq cmd batch modify +*/ +typedef struct ub_cmd_srq_batch_modify { + ub_cmd_com_header_s header; + ub_cmd_body_srq_batch_modify_s body; +} ub_cmd_srq_batch_modify_s; +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_tp_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_tp_cmd.h new file mode 100644 index 000000000..14936c4e5 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_tp_cmd.h @@ -0,0 +1,60 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + */ + +#ifndef UB_NPU_TP_CMD_H +#define UB_NPU_TP_CMD_H + +enum UB_CMD_TP_TYPE { + UB_CMD_TP_CREATE_CTX = + 0x1, /**< TP Create Context @see > ub_cmd_tp_create_s */ + UB_CMD_TP_MODIFY_CTX = + 0x2, /**< TP Modify Context @see > ub_cmd_tp_modify_s */ + UB_CMD_TP_DESTROY_CTX = + 0x3, /**< TP Destroy Context @see > ub_cmd_tp_destroy_s */ + UB_CMD_TP_QUERY_CTX = + 0x4, /**< TP Query Context @see > ub_cmd_tp_query_ctx_s */ + + UB_CMD_DCA_CREATE_POOL = + 0x5, /**< Create DCA pool @see > ub_cmd_dca_create_s */ + UB_CMD_DCA_DELETE_POOL = + 0x6, /**< Delete DCA pool @see > ub_cmd_dca_delete_s */ + + UB_CMD_TP_MODIFY_TP_CC = + 0x7, /**< TP cc modify attr @see > ub_cmd_tp_cc_modify_s */ + UB_CMD_TP_MODIFY_SRP_BITMAP = + 0x8, /**< TP srp modify attr @see > ub_cmd_tp_srp_modify_s */ + UB_CMD_TP_MODIFY_SRP_CTR_BITMAP = + 0x9, /**< TP srp ctr modify attr @see > ub_cmd_tp_srp_modify_s */ + UB_CMD_TP_QUERY_CC_INFO = + 0xA, /**< TP cc query info @see > ub_cmd_tp_cc_query_s */ + UB_CMD_TP_BATCH_MODIFY_CONTEXT = + 0xB, /**< TP ctx batch modify @see > ub_cmd_tp_batch_modify_s */ + UB_CMD_TP_CREATE_UBRC = + 0xC, /**< TP create ubrc @see > ub_cmd_create_tp_ubrc_s */ + + UB_CMD_TP_QUERY_SRP_BITMAP = + 0xD, /**< TP Query SRP Bitmap @see > ub_cmd_tp_query_srp_bitmap_s */ + UB_CMD_TP_QUERY_SRP_CTR_BITMAP = + 0xE, /**< TP Query SRP Ctr Bitmap @see > ub_cmd_tp_query_srp_ctr_bitmap_s */ + UB_CMD_TP_QUERY_OOR_INFO = + 0xF, /**< TP Query OOR Info @see > ub_cmd_tp_query_oor_info_s */ + + UB_CMD_TP_QUERY_WQE = + 0x10, /**< TP Query wqe @see > ub_cmd_tp_query_s */ + UB_CMD_TP_CACHE_INVLD = + 0x11, /**< TP Destroy cache inalid @see > ub_cmd_tp_cache_invalid_s */ + UB_CMD_TP_QUERY_PCQC = + 0x12, /**< TP Query pcqc @see > ub_cmd_tp_query_s */ + UB_CMD_TP_QUERY_CNT = + 0x13, /**< TP Query count for status @see > ub_cmd_tp_query_s */ + UB_CMD_TP_SET_DROP_LEVEL = + 0x14, /**< TP Drop set drop level @see > ub_cmd_tp_dfx_drop */ + UB_CMD_TP_QUERY_CTX_EXT = + 0x15, /**< Query extern TP context @see > ub_cmd_tp_query_ctx_ext_s */ + UB_CMD_TP_QUERY_CTX_FOR_UDMA = 0x16, /**< Query TP context for udma> */ + UB_CMD_TP_QUERY_TPMSN_TABLE = 0x17, /**< Query TPMSN table for udma> */ + UB_CMD_TP_MAX +}; + +#endif // UB_NPU_TP_CMD_H \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_tp_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_tp_cmd_defs.h new file mode 100644 index 000000000..7b534872a --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_tp_cmd_defs.h @@ -0,0 +1,1274 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + */ + +#ifndef UB_NPU_TP_CMD_DEFS_H +#define UB_NPU_TP_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" +#include "ub_npu_tpg_cmd_defs.h" + +#define UB_TP_WQEBB_SIZE 64 /**< tp WQEBB size 64B */ +#define UB_INVALID_TPGN 0xfffff /**< invaild TPGN */ + +#define UB_CMD_TP_CNT_MAX 32 /**< 该值须同ubcore的保持一致 */ +#define UB_CMD_TP_MODIFY_CNT_MAX \ + 16 /**< modify结构体太大，multi modify tp个数超过16个分两次cmdq下发 */ + +#define UB_OOR_TP_BITMAP_SIZE 32 /**< TP bitmap size 32B */ +#define UB_OOR_TP_REORDER_TABLE_SIZE 8 /**< TP reorder table size 8B */ +#define UB_OOR_TP_REORDER_TABLE_MASK 1 /**< TP reorder table mask 1 */ + +#define UB_CMD_TP_SRP_ONE_BITMAP 64 /**< for one tp 1/2 */ +#define UB_CMD_TP_SRP_ONE_CTR_BITMAP 32 /**< tp srp one ctr bitmap size */ +#define UB_CMD_TP_SRP_CTR_BITMAP_NUM 8 /**< tp srp ctr bitmap number */ + +#define DCA_CMDQ_SML_ENTRY_NUM 32 /**< sml entry number */ + +#define UB_TPC_QUERY_RSP_SIZE 1024 + +/**< tp pool type */ +enum UB_TP_POOL_TYPE { + SQ_POOL, /**< send queue POOL */ + RQ_POOL /**< recieve queue POOL */ +}; + +enum UB_TP_STATE_E { + UB_TPC_STATE_RST = 0x0, /**< tp state: reset */ + UB_TPC_STATE_RTR = 0x1, /**< tp state: ready to receive */ + UB_TPC_STATE_RTS = 0x2, /**< tp state: ready to send */ + UB_TPC_STATE_SUS = 0x3, /**< tp state: suspend */ + UB_TPC_STATE_ERR = 0x4, /**< tp state: error */ + UB_TPC_STATE_MAX +}; + +enum UB_LDCP_INJECT_CC_MODE { + LDCP_INJECT_CC_OFF = 0x0, + LDCP_INJECT_CC_FIX_PERCENT = 0x1, + LDCP_INJECT_CC_RED = 0x2, +}; + +#pragma pack(4) +/** + * @brief struct tag_tp_sw_ctx/ub_tp_sw_ctx_s + * @details tp context 软件段 + */ +typedef struct tag_tp_sw_ctx { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 transport_mode : 2; + u32 state : 3; + u32 retry_factor : 3; + u32 srctpn : 24; +#else + u32 srctpn : 24; + u32 retry_factor : 3; + u32 state : 3; + u32 transport_mode : 2; /**> 0->RC, 1->RM, 2->UM */ +#endif + }; + u32 dw0_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 data_udp_srcport : 16; + u32 tp_timeout : 5; + u32 tp_retry_num : 3; + u32 base_mtu_n : 1; + u32 mtu_code : 4; + u32 pmtu : 3; +#else + u32 pmtu : 3; + u32 mtu_code : 4; + u32 base_mtu_n : 1; + u32 tp_retry_num : 3; + u32 tp_timeout : 5; + u32 data_udp_srcport : 16; +#endif + }; + u32 dw1_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 next_epsn : 24; + u32 oor_en : 1; + u32 oor_bitmap_size : 3; + u32 rsvd0 : 4; +#else + u32 rsvd0 : 4; + u32 oor_bitmap_size : 3; + u32 oor_en : 1; + u32 next_epsn : 24; + +#endif + }; + u32 dw2_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 jetty_id : 20; + u32 cc_en : 1; + u32 dca_tx_en : 1; + u32 dca_rx_en : 1; + u32 loopback : 1; + u32 must_check_token_en : 1; + u32 ep_id : 5; + u32 rsvd2 : 2; +#else + u32 rsvd2 : 2; + u32 ep_id : 5; + u32 must_check_token_en : 1; + u32 loopback : 1; + u32 dca_rx_en : 1; + u32 dca_tx_en : 1; + u32 cc_en : 1; + u32 jetty_id : 20; +#endif + }; + u32 dw3_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsp_tpgn : 20; + u32 rsvd3 : 12; +#else + u32 rsvd3 : 12; + u32 rsp_tpgn : 20; +#endif + }; + u32 dw4_value; + }; + + u32 suspend_cnt; + u32 suspend_period; +} ub_tp_sw_ctx_s; + +/** + * @brief struct tag_ub_tp_chip/ub_tp_chip_s + * @details tp context chip + */ +typedef struct tag_ub_tp_chip { + /** DW0~1 */ + union { + u64 sq_rq_l0mtt_gpa; /**< hi[63:32],lo[31:03],sq_rq_gpa_sign[02:00] */ + struct { + u32 sq_rq_l0mtt_gpa_hi; + u32 sq_rq_l0mtt_gpa_lo; + } bs; + } dw0; + + /** DW2~3 */ + union { + u64 sq_rq_pi_record_gpa_at_hop_num; /**< hi[63:32],lo[31:02],sq_rq_at_hop_num[01:00] */ + struct { + u32 sq_rq_pi_record_gpa_hi; + u32 sq_rq_pi_record_gpa_lo_at_hop_num; /**< at_hop_num: bit[01:00] */ + } bs; + } dw2; + + /** DW4 */ + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 sq_wqe_prefetch_mode : 1; + u32 sq_mtt_prefetch_maxlen : 3; + u32 sq_rq_mtt_page_size : 4; + u32 sqa_mtt_prefetch_maxlen : 3; + u32 rq_base_ci : 5; + u32 rrw_mtt_prefetch_maxlen : 2; + u32 rc_mtt_prefetch_maxlen : 2; + u32 qp_rkey_en : 1; + u32 rc_entry_prefetch_maxnum : 3; + u32 sq_rkey_en : 1; + u32 sq_wqebb_size : 3; + u32 rsvd1 : 4; +#else + u32 rsvd1 : 4; + u32 sq_wqebb_size : 3; + u32 sq_rkey_en : 1; + u32 rc_entry_prefetch_maxnum : 3; + u32 qp_rkey_en : 1; + u32 rc_mtt_prefetch_maxlen : 2; + u32 rrw_mtt_prefetch_maxlen : 2; + u32 rq_base_ci : 5; + u32 sqa_mtt_prefetch_maxlen : 3; + u32 sq_rq_mtt_page_size : 4; + u32 sq_mtt_prefetch_maxlen : 3; + u32 sq_wqe_prefetch_mode : 1; +#endif + } bs; + u32 value; + } dw4; + + /** DW5 */ + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 sq_wqe_prefetch_maxnum : 3; + u32 sq_wqe_prefetch_minnum : 3; + u32 sq_wqe_cache_thd_sel : 2; + u32 sq_wqecnt_lth : 4; + u32 sq_wqecnt_rctl_en : 1; + u32 sq_wqecnt_rctl : 1; + u32 sq_prefetch_one_wqe : 1; + u32 sq_prewqe_mode : 1; + u32 sqa_wqe_prefetch_maxnum : 3; + u32 sqa_wqe_prefetch_minnum : 3; + u32 sqa_wqe_cache_thd_sel : 2; + u32 sq_wqe_check_en : 1; + u32 sq_pi_on_chip : 1; + u32 sq_inline_en : 1; + u32 sq_size : 5; +#else + u32 sq_size : 5; + u32 sq_inline_en : 1; + u32 sq_pi_on_chip : 1; + u32 sq_wqe_check_en : 1; + u32 sqa_wqe_cache_thd_sel : 2; + u32 sqa_wqe_prefetch_minnum : 3; + u32 sqa_wqe_prefetch_maxnum : 3; + u32 sq_prewqe_mode : 1; + u32 sq_prefetch_one_wqe : 1; + u32 sq_wqecnt_rctl : 1; + u32 sq_wqecnt_rctl_en : 1; + u32 sq_wqecnt_lth : 4; + u32 sq_wqe_cache_thd_sel : 2; + u32 sq_wqe_prefetch_minnum : 3; + u32 sq_wqe_prefetch_maxnum : 3; +#endif + } bs; + u32 value; + } dw5; +} ub_tp_chip_s; + +/** + * @brief struct tag_ub_tp_create_attr/ub_tp_create_attr_s + * @details tp create attr + */ +typedef struct tag_ub_tp_create_attr { + ub_tp_chip_s chip_seg; + ub_tp_sw_ctx_s tpc_com; +} ub_tp_create_attr_s; + +/** + * @brief struct ub_cmd_tp_create_body/ub_cmd_tp_create_body_s + * @details tp create struct body + */ +typedef struct ub_cmd_tp_create_body { + u32 num; /**< 创建tp的个数 */ + ub_tp_create_attr_s tp_attr[UB_CMD_TP_CNT_MAX]; + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_tp_create_body_s; + +/** + * @brief struct ub_cmd_tp_create/ub_cmd_tp_create_s + * @details tp create cmd struct + */ +typedef struct ub_cmd_tp_create { + ub_cmd_com_header_s header; + ub_cmd_tp_create_body_s body; +} ub_cmd_tp_create_s; + +/** + * @brief struct ub_tp_modify_droute_attr/ub_tp_modify_droute_attr_s + * @details tp modify droute attr + */ +typedef struct ub_tp_modify_droute_attr { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 ack_udp_srcport : 16; + u32 dmac_h16 : 16; +#else + u32 dmac_h16 : 16; + u32 ack_udp_srcport : 16; +#endif + }; + u32 dw0_value; + }; + + u32 dmac_l32; + + u32 dip0; + + u32 dip1; + + u32 dip2; + + u32 dip3; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd2 : 4; + u32 tclass : 8; + u32 flow_label : 20; +#else + u32 flow_label : 20; + u32 tclass : 8; + u32 rsvd2 : 4; +#endif + }; + u32 dw6_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 sl : 3; + u32 rsvd1 : 9; + u32 vlan_id : 12; + u32 hoplmt : 8; +#else + u32 hoplmt : 8; + u32 vlan_id : 12; + u32 rsvd1 : 9; + u32 sl : 3; +#endif + }; + u32 dw7_value; + }; +} ub_tp_modify_droute_attr_s; + +/** + * @brief struct tag_ub_tp_modify_attr/ub_tp_modify_attr_s + * @details tp modify attr + */ +typedef struct tag_ub_tp_modify_attr { + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + /** 16-31 */ + u32 reserved : 7; + u32 sq_err_state : 1; + u32 sqa_err_state : 1; + u32 rq_err_state : 1; + u32 rqa_err_state : 1; + u32 cmd_ignore : 1; /**< 置1表示此attr结构体cmdq modify微码不处理，直接跳过 */ + u32 vlan_en : 1; + u32 mn : 1; + u32 port : 1; + u32 flow_label : 1; + /** 0-15 */ + u32 hop_limit : 1; + u32 udp_range : 1; + u32 ack_udp_start : 1; + u32 data_udp_start : 1; + u32 peer_net_addr : 1; + u32 local_net_addr_idx : 1; + u32 oos_cnt : 1; + u32 peer_ext : 1; + u32 local_en : 1; + u32 cc_pattern_idx : 1; + u32 mtu : 1; + u32 rx_psn : 1; /**< modify both rx psn and tx psn when restore tp */ + u32 tx_psn : 1; + u32 state : 1; + u32 peer_tpn : 1; + u32 flag : 1; +#else + u32 flag : 1; + u32 peer_tpn : 1; + u32 state : 1; + u32 tx_psn : 1; + u32 rx_psn : 1; /**< modify both rx psn and tx psn when restore tp */ + u32 mtu : 1; + u32 cc_pattern_idx : 1; + u32 local_en : 1; + u32 peer_ext : 1; + u32 oos_cnt : 1; + u32 local_net_addr_idx : 1; + u32 peer_net_addr : 1; + u32 data_udp_start : 1; + u32 ack_udp_start : 1; + u32 udp_range : 1; + u32 hop_limit : 1; + u32 flow_label : 1; + u32 port : 1; + u32 mn : 1; + u32 vlan_en : 1; + u32 cmd_ignore : 1; + u32 rqa_err_state : 1; + u32 rq_err_state : 1; + u32 sqa_err_state : 1; + u32 sq_err_state : 1; + u32 reserved : 7; +#endif + } bs; + u32 value; + } attr_mask; + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 port : 8; + u32 mn : 8; /**< 0~15, a packet contains only one msg if mn is set as 0 */ + u32 data_udp_start : 16; +#else + u32 data_udp_start : 16; + u32 mn : 8; + u32 port : 8; +#endif + }; + u32 dw1_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 peer_tpn : 24; + u32 local_net_addr_idx : 8; +#else + u32 local_net_addr_idx : 8; + u32 peer_tpn : 24; +#endif + }; + u32 dw2_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 tx_psn : 24; + u32 spray_en : 1; + u32 cc_alg : 4; + u32 cc_en : 1; + u32 sr_en : 1; + u32 oor_en : 1; +#else + u32 oor_en : 1; /**< out of order receive, 0: disable 1: enable */ + u32 sr_en : 1; /**< selective retransmission, 0: disable 1: enable */ + u32 cc_en : 1; /**< congestion control algorithm, 0: disable 1: enable */ + u32 cc_alg : 4; /**< The value is ubcore_tp_cc_alg_t */ + u32 spray_en : 1; /**< spray with src udp port, 0: disable 1: enable */ + u32 tx_psn : 24; +#endif + }; + u32 dw3_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rx_psn : 24; /**< modify both rx psn and tx psn when restore tp */ + u32 cc_pattern_idx : 4; + u32 sq_err_state : 1; + u32 sqa_err_state : 1; + u32 rq_err_state : 1; + u32 rqa_err_state : 1; +#else + u32 rqa_err_state : 1; + u32 rq_err_state : 1; + u32 sqa_err_state : 1; + u32 sq_err_state : 1; + u32 cc_pattern_idx : 4; + u32 rx_psn : 24; +#endif + }; + u32 dw4_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 tpgn : 20; + u32 oos_cnt : 3; + u32 cos : 3; + u32 mtu : 3; + u32 state : 3; +#else + u32 state : 3; + u32 mtu : 3; + u32 cos : 3; + u32 oos_cnt : 3; + u32 tpgn : 20; +#endif + }; + u32 dw5_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 udp_range : 8; + u32 tpn : 24; /**< modify的tpn */ +#else + u32 tpn : 24; + u32 udp_range : 8; +#endif + }; + u32 dw6_value; + }; + + ub_tp_modify_droute_attr_s droute; + + u32 rsvd3[4]; /**< 预留 */ +} ub_tp_modify_attr_s; + +/** + * @brief struct ub_cmd_tp_modify_body/ub_cmd_tp_modify_body_s + * @details tp modify struct body + */ +typedef struct ub_cmd_tp_modify_body { + u32 num; /**< modify tp的个数 */ + ub_tp_modify_attr_s attr[UB_CMD_TP_MODIFY_CNT_MAX]; + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_tp_modify_body_s; + +/** + * @brief struct ub_cmd_tp_modify/ub_cmd_tp_modify_s + * @details tp modify struct + */ +typedef struct ub_cmd_tp_modify { + ub_cmd_com_header_s header; + ub_cmd_tp_modify_body_s body; +} ub_cmd_tp_modify_s; +#pragma pack() + +/** + * @brief struct tag_ub_tp_cc_modify_attr/ub_tp_cc_modify_attr_s + * @details tp cc modify attr + */ +typedef struct tag_ub_tp_cc_modify_attr { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd0 : 14; + u32 inject_mode : 2; + u32 percent : 16; +#else + u32 percent : 16; + u32 inject_mode : 2; + u32 rsvd0 : 14; +#endif + }; + u32 dw0_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 prm_limit_h : 16; + u32 prm_limit_l : 16; +#else + u32 prm_limit_l : 16; + u32 prm_limit_h : 16; +#endif + }; + u32 dw1_value; + }; + + u32 rsvd1[2]; +} ub_tp_cc_modify_attr_s; + +/** + * @brief struct ub_cmd_tp_cc_modify_body/ub_cmd_tp_cc_modify_body_s + * @details tp cc modify struct body + */ +typedef struct ub_cmd_tp_cc_modify_body { + ub_tp_cc_modify_attr_s attr; + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_tp_cc_modify_body_s; + +/** + * @brief struct tag_ub_cmd_tp_cc_modify/ub_cmd_tp_cc_modify_s + * @details tp cc modify struct + */ +typedef struct tag_ub_cmd_tp_cc_modify { + ub_cmd_com_header_s header; + ub_cmd_tp_cc_modify_body_s body; +} ub_cmd_tp_cc_modify_s; + +/** + * @brief struct tag_ub_cmd_tp_srp_attr/ub_cmd_tp_srp_attr_s + * @details tp srp attr + */ +typedef struct tag_ub_cmd_tp_srp_attr { + u32 tp_srp_index; + u32 bitmap_index; + u32 ctr_bitmap_index; + u32 bitmap_mode; +} ub_cmd_tp_srp_attr_s; + +/** + * @brief struct tag_ub_cmd_tp_srp_modify_body/ub_cmd_tp_srp_modify_body_s + * @details tp srp modify struct body + */ +typedef struct tag_ub_cmd_tp_srp_modify_body { + ub_cmd_tp_srp_attr_s attr; + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_tp_srp_modify_body_s; + +/** + * @brief struct tag_ub_cmd_tp_srp_modify/ub_cmd_tp_srp_modify_s + * @details tp srp modify struct + */ +typedef struct tag_ub_cmd_tp_srp_modify { + ub_cmd_com_header_s header; + ub_cmd_tp_srp_modify_body_s body; +} ub_cmd_tp_srp_modify_s; + +/** + * @brief struct ub_cc_dfx_info_s + * @details used to query the infomation, contains cc fields. + */ +typedef struct tag_ub_cc_dfx_info { + /* 静态字段，只在开头打印一次 */ + u8 cc_en; + u8 algo_type; + u8 para_idx; + u8 rsvd0; + + /* 动态字段，需要多次读取打印，每次一行 */ + u32 timestamp; /* 芯片时间戳，单位us */ + u32 cwnd; + u32 send_out; /* counter */ + u32 lost_out; /* counter */ + u32 send_credit; /* counter */ + u32 send_credit_rate; + u32 srtt; + u32 rsvd1[2]; + + /* 算法相关字段，需要根据algo_type解析，也是动态字段 */ + union { + /* LDCP算法 */ + struct { + u8 slow_start; + u8 cwnd_inc_cnt; + u8 rsvd2[2]; + u32 acked_seq; + u32 acked_ce_seq; + u32 rsvd3[3]; + } ldcp; + /* 其它算法暂未定义，预留扩展能力 */ + }; +} ub_cc_dfx_info_s; + +/** + * @brief struct tag_ub_cmd_tp_cc_query_body/ub_cmd_tp_cc_query_body_s + * @details tp cc srp query struct body + */ +typedef struct tag_ub_cmd_tp_cc_query_body { + ub_cc_dfx_info_s attr; + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_tp_cc_query_body_s; + +/** + * @brief struct tag_ub_cmd_tp_cc_query/ub_cmd_tp_cc_query_s + * @details tp cc srp query struct + */ +typedef struct tag_ub_cmd_tp_cc_query { + ub_cmd_com_header_s header; + ub_cmd_tp_cc_query_body_s body; +} ub_cmd_tp_cc_query_s; + +/** + * @brief struct ub_tpc_query_rsp + * @details tp context query response + */ +typedef struct ub_tpc_query_rsp { + u8 ctx[UB_TPC_QUERY_RSP_SIZE]; +} ub_tpc_query_rsp_s; + +/** + * @brief struct tag_ub_tp_batch_modify_attr/ub_tp_batch_modify_attr_s + * @details tp batch modify attr + */ +typedef struct tag_ub_tp_batch_modify_attr { + u32 offset; + u32 length; + ub_tpc_query_rsp_s tp_ctx; +} ub_tp_batch_modify_attr_s; + +/** + * @brief struct tag_ub_cmd_tp_batch_modify_body/ub_cmd_tp_batch_modify_body_s + * @details tp batch modify struct body + */ +typedef struct tag_ub_cmd_tp_batch_modify_body { + ub_tp_batch_modify_attr_s attr; + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_tp_batch_modify_body_s; + +/** + * @brief struct tag_ub_cmd_tp_batch_modify/ub_cmd_tp_batch_modify_s + * @details tp batch modify struct + */ +typedef struct tag_ub_cmd_tp_batch_modify { + ub_cmd_com_header_s header; + ub_cmd_tp_batch_modify_body_s body; +} ub_cmd_tp_batch_modify_s; + +/** + * @brief struct ub_oor_tp_info/ub_oor_tp_info_s + * @details tp oor info struct + */ +typedef struct ub_oor_tp_info { + u32 oor_tp_reorder_table[UB_OOR_TP_REORDER_TABLE_SIZE]; + union { + struct { + u32 oor_tp_bitmap_top_half[UB_OOR_TP_BITMAP_SIZE / 2]; + u32 oor_tp_bitmap_bottom_half[UB_OOR_TP_BITMAP_SIZE / 2]; + }; + u32 oor_tp_bitmap[UB_OOR_TP_BITMAP_SIZE]; + }; + u32 start_bit; +} ub_oor_tp_info_s; + +/** + * @brief struct ub_cmd_tp_query_oor_info_body/ub_cmd_tp_query_oor_info_body_s + * @details tp oor info struct body + */ +typedef struct ub_cmd_tp_query_oor_info_body { + struct { + u32 msn; + } attr; + u32 rsvd[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_tp_query_oor_info_body_s; + +/** + * @brief struct ub_cmd_tp_query_oor_info_outbuf/ub_cmd_tp_query_oor_info_outbuf_s + * @details tp query oor info outbuffer + */ +typedef struct ub_cmd_tp_query_oor_info_outbuf { + ub_oor_tp_info_s oor_tp_info; +} ub_cmd_tp_query_oor_info_outbuf_s; + +/** + * @brief struct ub_cmd_tp_query_oor_info/ub_cmd_tp_query_oor_info_s + * @details tp query oor info struct + */ +typedef struct ub_cmd_tp_query_oor_info { + ub_cmd_com_header_s header; + ub_cmd_tp_query_oor_info_body_s body; +} ub_cmd_tp_query_oor_info_s; + +/** + * @brief struct ub_cmd_tp_query_tp_msn_enrty_body/ub_cmd_tp_query_tp_msn_enrty_body_s + * @details tp msn entry struct body + */ +typedef struct ub_cmd_tp_query_tp_msn_enrty_body { + u32 entry_index; + u32 rsvd[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_tp_query_tp_msn_enrty_body_s; + +/** + * @brief struct ub_cmd_tp_query_msn_entry_info/ub_cmd_tp_query_msn_entry_info_s + * @details tp query msn entry struct + */ +typedef struct ub_cmd_tp_query_msn_entry_info { + ub_cmd_com_header_s header; + ub_cmd_tp_query_tp_msn_enrty_body_s body; +} ub_cmd_tp_query_msn_entry_info_s; + +/** + * @brief struct ub_tp_srp_bitmap/ub_tp_srp_bitmap_s + * @details tp srp bitmap + */ +typedef struct ub_tp_srp_bitmap { + u8 bitmap[UB_CMD_TP_SRP_ONE_BITMAP]; +} ub_tp_srp_bitmap_s; + +/** + * @brief struct ub_tp_srp_ctr_bitmap/ub_tp_srp_ctr_bitmap_s + * @details tp srp ctr bitmap + */ +typedef struct ub_tp_srp_ctr_bitmap { + u8 bitmap[UB_CMD_TP_SRP_ONE_CTR_BITMAP]; +} ub_tp_srp_ctr_bitmap_s; + +/** + * @brief struct ub_cmd_tp_query_srp_bitmap_outbuf/ub_cmd_tp_query_srp_bitmap_outbuf_s + * @details tp srp bitmap query outbuffer + */ +typedef struct ub_cmd_tp_query_srp_bitmap_outbuf { + ub_tp_srp_bitmap_s bitmap_f; + ub_tp_srp_bitmap_s bitmap_s; +} ub_cmd_tp_query_srp_bitmap_outbuf_s; + +/** + * @brief struct ub_cmd_tp_query_srp_bitmap/ub_cmd_tp_query_srp_bitmap_s + * @details tp srp bitmap query struct + */ +typedef struct ub_cmd_tp_query_srp_bitmap { + ub_cmd_com_header_s header; + u32 rsvd[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_tp_query_srp_bitmap_s; + +/** + * @brief struct ub_cmd_tp_query_srp_ctr_bitmap_outbuf/ub_cmd_tp_query_srp_ctr_bitmap_outbuf_s + * @details tp srp ctr bitmap query outbuffer + */ +typedef struct ub_cmd_tp_query_srp_ctr_bitmap_outbuf { + ub_tp_srp_ctr_bitmap_s ctr_bitmap[UB_CMD_TP_SRP_CTR_BITMAP_NUM]; +} ub_cmd_tp_query_srp_ctr_bitmap_outbuf_s; + +/** + * @brief struct ub_cmd_tp_query_srp_ctr_bitmap/ub_cmd_tp_query_srp_ctr_bitmap_s + * @details tp srp ctr bitmap query struct + */ +typedef struct ub_cmd_tp_query_srp_ctr_bitmap { + ub_cmd_com_header_s header; + u32 rsvd[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_tp_query_srp_ctr_bitmap_s; + +/** + * @brief struct ub_dca_sq_info/ub_dca_sq_info_s + * @details dca sq info + */ +typedef struct ub_dca_sq_info { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 sq_hop_num : 2; + u32 sq_page_size : 4; + u32 rsvd : 26; + +#else + u32 rsvd : 26; + u32 sq_page_size : 4; + u32 sq_hop_num : 2; +#endif + }; + u32 dw0_value; + }; + + u32 sq_mtt_gpa_hi; + u32 sq_mtt_gpa_lo; +} ub_dca_sq_info_s; + +/** + * @brief struct ub_dca_rq_info/ub_dca_rq_info_s + * @details dca rq info + */ +typedef struct ub_dca_rq_info { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd : 8; + u32 rc_page_gpa_h : 24; + +#else + u32 rc_page_gpa_h : 24; + u32 rsvd : 8; +#endif + }; + u32 dw0_value; + }; + u32 rc_page_gpa_l; +} ub_dca_rq_info_s; + +/** + * @brief struct ub_dca_pool_header/ub_dca_pool_header_s + * @details dca pool struct header + */ +typedef struct ub_dca_pool_header { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 index : 16; + u32 num : 8; + u32 type : 1; + u32 rsvd : 7; + +#else + u32 rsvd : 7; + u32 type : 1; + u32 num : 8; + u32 index : 16; +#endif + }; + u32 dw0_value; + }; +} ub_dca_pool_header_s; + +/** + * @brief struct ub_cmd_body_dca_create_sq_pool/ub_cmd_body_dca_create_sq_pool_s + * @details dca sq pool create struct body + */ +typedef struct ub_cmd_body_dca_create_sq_pool { + ub_dca_pool_header_s dca_header; + ub_dca_sq_info_s dca_sq_info[DCA_CMDQ_SML_ENTRY_NUM]; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_dca_create_sq_pool_s; + +/** + * @brief struct ub_cmd_body_dca_create_rq_pool/ub_cmd_body_dca_create_rq_pool_s + * @details dca rq pool create struct body + */ +typedef struct ub_cmd_body_dca_create_rq_pool { + ub_dca_pool_header_s dca_header; + ub_dca_rq_info_s dca_rq_info[DCA_CMDQ_SML_ENTRY_NUM]; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_dca_create_rq_pool_s; + +/** + * @brief struct ub_cmd_dca_create_sq_pool/ub_cmd_dca_create_sq_pool_s + * @details dca sq pool create command struct + */ +typedef struct ub_cmd_dca_create_sq_pool { + ub_cmd_com_header_s header; + ub_cmd_body_dca_create_sq_pool_s body; +} ub_cmd_dca_create_sq_pool_s; + +/** + * @brief struct ub_cmd_dca_create_rq_pool/ub_cmd_dca_create_rq_pool_s + * @details dca rq pool create struct + */ +typedef struct ub_cmd_dca_create_rq_pool { + ub_cmd_com_header_s header; + ub_cmd_body_dca_create_rq_pool_s body; +} ub_cmd_dca_create_rq_pool_s; + +/** + * @brief struct ub_cmd_body_dca_delete/ub_cmd_body_dca_delete_s + * @details dca delete command struct body + */ +typedef struct ub_cmd_body_dca_delete { + ub_dca_pool_header_s dca_header; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_dca_delete_s; + +/** + * @brief struct ub_cmd_dca_delete/ub_cmd_dca_delete_s + * @details dca delete command struct + */ +typedef struct ub_cmd_dca_delete { + ub_cmd_com_header_s header; + ub_cmd_body_dca_delete_s body; +} ub_cmd_dca_delete_s; + +/** + * @brief struct ub_cmd_body_create_ubrc/ub_cmd_body_create_ubrc_s + * @details ubrc create command struct body + */ +typedef struct ub_cmd_body_create_ubrc { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rc_max_size : 3; + u32 rsvd0 : 29; +#else + u32 rsvd0 : 29; + u32 rc_max_size : 3; +#endif + }; + u32 dw0_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd1 : 2; + u32 rc_size : 4; + u32 rc_entry_size : 2; + u32 rc_page_gpa_h : 24; +#else + u32 rc_page_gpa_h : 24; + u32 rc_entry_size : 2; + u32 rc_size : 4; + u32 rsvd1 : 2; +#endif + }; + u32 dw1_value; + }; + + u32 rc_page_gpa_l; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_create_ubrc_s; + +/** + * @brief struct ub_cmd_tp_create_ubrc/ub_cmd_tp_create_ubrc_s + * @details ubrc tp create command struct + */ +typedef struct ub_cmd_tp_create_ubrc { + ub_cmd_com_header_s header; + ub_cmd_body_create_ubrc_s body; +} ub_cmd_tp_create_ubrc_s; + +/** + * @brief struct ub_cmd_tp_query_body/ub_cmd_tp_query_body_s + * @details tp query command struct body + */ +typedef struct ub_cmd_tp_query_body { + u32 ci; /**< 查询RCQE时的目标ci */ + u32 tp_srp_index; + u32 bitmap_index; + u32 ctr_bitmap_index; + u32 bitmap_mode; + u32 sencond_entry; /**< 查询第二段bitmap偏移 */ + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_tp_query_body_s; + +/** + * @brief struct ub_cmd_tp_query/ub_cmd_tp_query_s + * @details tp query command struct body + */ +typedef struct ub_cmd_tp_query { + ub_cmd_com_header_s header; + ub_cmd_tp_query_body_s body; +} ub_cmd_tp_query_s; + +/** + * @brief struct ub_tp_hw2sw_info/ub_tp_hw2sw_info_s + * @details tp hw2sw info + */ +typedef struct ub_tp_hw2sw_info { + /** DW0~1 */ + u32 sq_buf_len; /**< Buffer length of the SQ queue */ + u32 rq_buf_len; /**< Buffer length of the RQ queue */ + + /** DW2~6 */ + u32 mtt_flags; /**< Indicates whether to kick out cache. by queue (0) or VF(1). */ + u32 mtt_num; /**< Number of cmtt, which needs to be assigned by the driver when the is kicked out by queue. */ + u32 mtt_cache_line_start; /**< The driver needs to read the driver from the configuration file. */ + u32 mtt_cache_line_end; /**< The driver needs to read the driver from the configuration file. */ + u32 mtt_cache_line_size; /**< 0:256B,1:512B */ + + /** DW7~8 */ + union { + u64 wb_gpa; /**< Address written back by the ucode after processing */ + + struct { + u32 syn_gpa_hi32; /**< Upper 32 bits of the start address of mr or mw */ + u32 syn_gpa_lo32; /**< Lower 32 bits of the start address of mr or mw */ + } gpa_dw; + }; + union { + struct { + u32 rsvd : 16; + u32 host_oqid : 16; + }; + + u32 dw9_value; + }; + u32 wqe_flags; /**< Indicates whether to kick out cache. by queue (0) or VF(1). */ + u32 wqe_num; /**< Number of wqe, which needs to be assigned by the driver when the is kicked out by queue. */ + u32 wqe_cache_line_start; /**< The driver needs to read the driver from the configuration file. */ + u32 wqe_cache_line_end; /**< The driver needs to read the driver from the configuration file. */ + u32 wqe_cache_line_size; /**< 0:256B,1:512B */ +} ub_tp_hw2sw_info_s; + +/** + * @brief struct ub_cmd_tp_cache_invalid_body/ub_cmd_tp_cache_invalid_body_s + * @details tp cache invalid struct body + */ +typedef struct ub_cmd_tp_cache_invalid_body { + ub_tp_hw2sw_info_s tp_cache; + u32 tp_cnt; + u32 ub_tpn[UB_CMD_TP_CNT_MAX]; + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_tp_cache_invalid_body_s; + +/** + * @brief struct ub_cmd_tp_cache_invalid/ub_cmd_tp_cache_invalid_s + * @details tp cache invalid struct + */ +typedef struct ub_cmd_tp_cache_invalid { + ub_cmd_com_header_s header; + ub_cmd_tp_cache_invalid_body_s body; +} ub_cmd_tp_cache_invalid_s; + +/** + * @brief struct ub_cmd_tp_dfx_drop_body/ub_cmd_tp_dfx_drop_body_s + * @details tp dfx drop struct body + */ +typedef struct ub_cmd_tp_dfx_drop_body { + u32 drop_level; /**< 丢包等级 */ + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_tp_dfx_drop_body_s; + +/** + * @brief struct ub_cmd_tp_dfx_drop/ub_cmd_tp_dfx_drop_s + * @details tp dfx drop struct + */ +typedef struct ub_cmd_tp_dfx_drop { + ub_cmd_com_header_s header; + ub_cmd_tp_dfx_drop_body_s body; +} ub_cmd_tp_dfx_drop_s; + +#pragma pack(4) +/** + * @brief struct tag_ub_tp_destroy_attr/ub_tp_destroy_attr_s + * @details tp destory attr + */ +typedef struct tag_ub_tp_destroy_attr { + u32 tpn; +} ub_tp_destroy_attr_s; + +/** + * @brief struct ub_cmd_tp_destroy_body/ub_cmd_tp_destroy_body_s + * @details tp destory command struct body + */ +typedef struct ub_cmd_tp_destroy_body { + u32 num; /**< 删除的tp个数 */ + ub_tp_destroy_attr_s tp_attr[UB_CMD_TP_CNT_MAX]; + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 dpath_flag : 1; /**< 排空标志 */ + u32 rsvd0 : 31; /**< 预留 */ +#else + u32 rsvd0 : 31; /**< 预留 */ + u32 dpath_flag : 1; /**< 排空标志 */ +#endif + } bs; + u32 rsvd[4]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_tp_destroy_body_s; + +/** + * @brief struct ub_cmd_tp_destroy/ub_cmd_tp_destroy_s + * @details tp destory command struct + */ +typedef struct ub_cmd_tp_destroy { + ub_cmd_com_header_s header; + ub_cmd_tp_destroy_body_s body; +} ub_cmd_tp_destroy_s; +#pragma pack() + +/** + * @brief struct tag_ub_tpc_query_outbuf/ub_tpc_query_outbuf_s + * @details tpc query outbuffer + */ +typedef struct tag_ub_tpc_query_outbuf { + ub_tpc_query_rsp_s res_val; +} ub_tpc_query_outbuf_s; + +typedef struct tag_ub_tpc_query_ext_outbuf { + ub_tpc_query_rsp_s ret_val; +} ub_tpc_query_ext_outbuf_s; + +/** + * @brief struct tag_ub_tp_query_info_outbuf/ub_tpc_query_info_outbuf_s + * @details tpc query outbuffer + */ +typedef struct tag_ub_tp_query_info_outbuf { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 tclass : 8; + u32 oor_en : 1; + u32 state : 3; + u32 srp_en : 1; + u32 rsvd0 : 19; /**< 预留 */ +#else + u32 rsvd0 : 19; /**< 预留 */ + u32 srp_en : 1; + u32 state : 3; + u32 oor_en : 1; + u32 tclass : 8; +#endif + } dw0; + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 ack_udp_srcport : 16; + u32 data_udp_srcport : 16; +#else + u32 data_udp_srcport : 16; + u32 ack_udp_srcport : 16; +#endif + } dw1; + u32 srctpn; + u32 tp_msn; + u32 next_epsn; + u32 next_send_psn; + u32 pending_wr; + u32 infly_wr; +} ub_tpc_query_info_outbuf_s; + +#define UB_TP_WQE_NUM_WQEBB 2 +#define UB_TP_WQE_SIZE (UB_TP_WQEBB_SIZE * UB_TP_WQE_NUM_WQEBB) +/** + * @brief struct ub_tp_wqe/ub_tp_wqe_t + * @details tp wqe 查询返回结果 + */ +typedef struct ub_tp_wqe { + u8 tpqe[UB_TP_WQE_SIZE]; +} ub_tp_wqe_t; + +/** + * @brief struct ub_tp_cnt_query_outbuf/ub_tp_cnt_query_outbuf_s + * @details tp wqe query outbuffer + */ +typedef struct ub_tp_cnt_query_outbuf { + u32 tp_cnt[UB_TPC_STATE_MAX]; +} ub_tp_cnt_query_outbuf_s; + +/** + * @brief struct ub_tp_flow_info + * @details tp flow info + */ +struct ub_tp_flow_info { + u32 tpn; + u32 send_cnt; + u32 infly; + u32 wr; +}; + +/** + * @brief struct ub_tpg_flow + * @details tpg flow + */ +struct ub_tpg_flow { + u32 tpgn; + u32 tp_num; + struct ub_tp_flow_info tp_flow_info[MAX_TP_CNT_IN_TPG]; +}; + +/** + * @brief struct ub_cmd_tp_query_ctx + * @details tp query command context + */ +typedef struct ub_cmd_tp_query_ctx { + ub_cmd_com_header_s header; +} ub_cmd_tp_query_ctx_s; + +typedef struct ub_cmd_tp_query_ctx_ext { + ub_cmd_com_header_s header; +} ub_cmd_tp_query_ctx_ext_s; + +#define UB_TPC_IN_TP_CONTEXT_SHIFT 80 +#define UB_TP_CONTEXT_SIZE 1024 /* 1825 TP上下文512B, 1823 TP上下文1024B */ +#define UB_TP_CONTEXT_QUERY_SIZE (UB_TP_CONTEXT_SIZE >> 2) +/** + * @brief struct ub_dfx_tp_ctx_query/ub_dfx_tp_ctx_query_s + * @details used to query the context. + */ +typedef struct ub_dfx_tp_ctx_query { + u32 ctx[UB_TP_CONTEXT_QUERY_SIZE]; +} ub_dfx_tp_ctx_query_s; + +#define UB_TP_CTX_EXT_SIZE 512 +/** + * @brief struct ub_tp_ctx_ext_query + * @details used to query the tp ctx ext. + */ +struct ub_tp_ctx_ext_query { + u8 ctx_ext[UB_TP_CTX_EXT_SIZE]; +}; + +#endif // UB_NPU_TP_CMD_DEFS_H \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_tpg_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_tpg_cmd.h new file mode 100644 index 000000000..9bf545adc --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_tpg_cmd.h @@ -0,0 +1,25 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu tpg cmd define. + * Create: 2023-10-20 + */ + +#ifndef UB_NPU_TPG_CMD_H +#define UB_NPU_TPG_CMD_H + +enum UB_CMD_TPG_TYPE { + UB_CMD_TPG_CREATE = + 0x1, /**< Create tpg Context @see > ub_cmd_tpg_create_s */ + UB_CMD_TPG_DESTROY = + 0x2, /**< destroy tpg Context @see > ub_cmd_tpg_destroy_s */ + UB_CMD_TPG_QUERY_CTX = + 0x3, /**< query tpg Context @see > ub_cmd_tpg_query_inbuf_s */ + UB_CMD_TPG_CTX_SELECT_TP = + 0x4, /**< modify tpg Context dft @see > ub_cmd_tpg_modify_s */ + UB_CMD_TPG_BATCH_MODIFY_CONTEXT = + 0x5, /**< batch tpg Context @see > ub_cmd_tpg_batch_modify_s */ + UB_CMD_TPG_CLEAR_TP_LATCH_LOCK = 0x6, /** clear TP latch lock */ + UB_CMD_TPG_MAX +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_tpg_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_tpg_cmd_defs.h new file mode 100644 index 000000000..e5251d3e4 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_tpg_cmd_defs.h @@ -0,0 +1,179 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu jetty cmd define. + * Create: 2023-10-13 + */ + +#ifndef UB_NPU_TPG_CMD_DEFS_H +#define UB_NPU_TPG_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +#define MAX_TP_CNT_IN_TPG 32 + +/**@struct ub_cmd_tpg_query_inbuf +* @brief tpg query cmd inbuf +*/ +typedef struct ub_cmd_tpg_query_inbuf { + ub_cmd_com_header_s header; +} ub_cmd_tpg_query_inbuf_s; + +/**@struct tag_ub_tpg_create_attr +* @brief tpg create cmd attr +*/ +typedef struct tag_ub_tpg_create_attr { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 vld : 1; + u32 rsvd1 : 3; + u32 sl : 4; /**< 即tc */ + u32 all_tp_num : 8; + u32 ep_id : 5; + u32 rsvd2 : 3; + u32 ack_tp_num : 4; + u32 ack_tp_start_idx : 4; + +#else + u32 ack_tp_start_idx : 4; + u32 ack_tp_num : 4; + u32 rsvd2 : 3; + u32 ep_id : 5; + u32 all_tp_num : 8; + u32 sl : 4; /**< 即tc */ + u32 rsvd1 : 3; + u32 vld : 1; +#endif + }; + u32 dw0_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd3 : 5; + u32 multi_fast_tp_en : 1; + u32 multi_tp_en : 1; + u32 default_tpn : 4; + u32 fast : 1; + u32 fast_tpn : 20; +#else + u32 fast_tpn : 20; + u32 fast : 1; + u32 default_tpn : 4; + u32 multi_tp_en : 1; + u32 multi_fast_tp_en : 1; + u32 rsvd3 : 5; +#endif + }; + u32 dw1_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 v : 2; + u32 depth : 10; + u32 tpn : 20; +#else + u32 tpn : 20; + u32 depth : 10; + u32 v : 2; +#endif + } bs; + u32 value; + } tpn[MAX_TP_CNT_IN_TPG]; +} ub_tpg_create_attr_s; + +/**@struct ub_cmd_tpg_body +* @brief tpg cmd body +*/ +typedef struct ub_cmd_tpg_body { + ub_tpg_create_attr_s attr; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_tpg_body_s; + +/**@struct ub_cmd_tpg_create +* @brief tpg cmd create +*/ +typedef struct ub_cmd_tpg_create { + ub_cmd_com_header_s header; + ub_cmd_tpg_body_s body; +} ub_cmd_tpg_create_s; + +/**@struct ub_cmd_tpg_destroy +* @brief tpg cmd destroy +*/ +typedef struct ub_cmd_tpg_destroy { + ub_cmd_com_header_s header; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_tpg_destroy_s; + +/**@struct ub_cmd_tpg_modify +* @brief tpg cmd modify +*/ +typedef struct ub_cmd_tpg_modify { + ub_cmd_com_header_s header; + ub_cmd_tpg_body_s body; +} ub_cmd_tpg_modify_s; + +#define UB_TPG_CONTEXT_SIZE 128 +#define UB_TPG_CONTEXT_QUERY_SIZE (UB_TPG_CONTEXT_SIZE >> 2) +/** + * @brief struct ub_tpg_ctx_query/ub_tpg_ctx_query_s + * @details used to query the context. + */ +typedef struct ub_tpg_ctx_query { + u32 ctx_req[UB_TPG_CONTEXT_QUERY_SIZE]; + u32 ctx_rsp[UB_TPG_CONTEXT_QUERY_SIZE]; +} ub_tpg_ctx_query_s; + +/* 每4个tpgc作为1组TP锁存空间 */ +#define UB_TP_LATCH_DATA_MAX_SIZE (sizeof(ub_tpg_ctx_query_s) << 2) +/** + * @brief struct ub_tp_latch_data_outbuf/ub_tp_latch_data_outbuf_s + * @details tp latch data out buffer + */ +typedef struct ub_tp_latch_data_outbuf { + u8 tp_latch[UB_TP_LATCH_DATA_MAX_SIZE]; + u32 tp_latch_size; +} ub_tp_latch_data_outbuf_s; + +/* 对外不显示TPGC数据结构，只定义大小 */ +typedef struct ub_tpg_context_ext { + u8 ctx_ext[(UB_TPG_CONTEXT_SIZE << 1)]; +} ub_tpg_context_ext_s; + +/** + * @brief struct ub_tpg_batch_modify_attr/ub_tpg_batch_modify_attr_s + * @details tpg batch modify attr + */ +typedef struct ub_tpg_batch_modify_attr { + u32 offset; + u32 length; + ub_tpg_context_ext_s tpg_ctx; +} ub_tpg_batch_modify_attr_s; + +/** + * @brief struct ub_cmd_tpg_batch_modify_body/ub_cmd_tpg_batch_modify_body_s + * @details tpg batch modify struct body + */ +typedef struct ub_cmd_tpg_batch_modify_body { + ub_tpg_batch_modify_attr_s attr; + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_tpg_batch_modify_body_s; + +/** + * @brief struct ub_cmd_tpg_batch_modify/ub_cmd_tpg_batch_modify_s + * @details tpg batch modify struct + */ +typedef struct ub_cmd_tpg_batch_modify { + ub_cmd_com_header_s header; + ub_cmd_tpg_batch_modify_body_s body; +} ub_cmd_tpg_batch_modify_s; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_upi_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_upi_cmd.h new file mode 100644 index 000000000..c46ce5488 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_upi_cmd.h @@ -0,0 +1,16 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu upi cmd define. + * Create: 2023-10-20 + */ + +#ifndef UB_NPU_UPI_CMD_H +#define UB_NPU_UPI_CMD_H + +enum UB_CMD_UPI_TYPE { + UB_CMD_UPI_UPDATE = 0x1, /**< UPDATE UPI @see > ub_cmd_upi_update_s */ + UB_CMD_UPI_QUERY = 0x2, /**< QUERY UPI @see > ub_cmd_upi_query_s */ + UB_CMD_UPI_CLEAR = 0x3 /**< CLEAR UPI @see > ub_cmd_upi_update_s */ +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_upi_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_upi_cmd_defs.h new file mode 100644 index 000000000..df81c8708 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_upi_cmd_defs.h @@ -0,0 +1,146 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu upi cmd define. + * Create: 2023-10-20 + */ + +#ifndef UB_NPU_UPI_CMD_DEFS_H +#define UB_NPU_UPI_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +#define UB_UEID_SIZE 16 /**< EID size 16B */ +#define UB_EID_LEN 4 /**< EID len 4B */ + +typedef enum { + UB_UPI_NORM = 0x0, /**< upi normal */ + UB_UPI_MIGR = 0x1, /**< upi migrate */ + UB_UPI_ROLLBACK = 0x2 /**< upi rollback */ +} ub_upi_mig_state_e; + +/** + * @brief struct ub_cmd_body_upi_update/ub_cmd_body_upi_update_s + * @details upi update command struct body + */ +typedef struct ub_cmd_body_upi_update { + u8 id[UB_UEID_SIZE]; + u32 upi; + u32 vfid; + u32 mig_state; + u32 resv[3]; +} ub_cmd_body_upi_update_s; + +/** + * @brief struct ub_cmd_upi_update/ub_cmd_upi_update_s + * @details upi update command struct + */ +typedef struct ub_cmd_upi_update { + ub_cmd_com_header_s header; + ub_cmd_body_upi_update_s body; +} ub_cmd_upi_update_s; + +/** + * @brief struct ub_cmd_body_upi_query/ub_cmd_body_upi_query_s + * @details upi query command struct body + */ +typedef struct ub_cmd_body_upi_query { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd : 7; + u32 type : 1; + u32 upi : 24; +#else + u32 upi : 24; + u32 type : 1; // ueid 0; ip 1 + u32 rsvd : 7; +#endif + }; + u32 value; + } dw0; + + union { + u8 id[UB_UEID_SIZE]; + u32 id_dw[UB_EID_LEN]; + }; + u32 resv[3]; +} ub_cmd_body_upi_query_s; + +/** + * @brief struct ub_cmd_upi_query/ub_cmd_upi_query_s + * @details upi query command struct + */ +typedef struct ub_cmd_upi_query { + ub_cmd_com_header_s header; + ub_cmd_body_upi_query_s body; +} ub_cmd_upi_query_s; + +/** + * @brief struct ub_cmd_upi_key_attr_s + * @details used to query the upi key. + */ +typedef struct { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd : 7; + u32 type : 1; + u32 upi : 24; +#else + u32 upi : 24; + u32 type : 1; // ueid 0; ip 1 + u32 rsvd : 7; +#endif + }; + u32 value; + } dw0; + + /* EID 与 upi 共同作为key，通过hash得出 fun_id */ + union { + u8 id[UB_UEID_SIZE]; + u32 id_dw[UB_EID_LEN]; + }; +} ub_cmd_upi_key_attr_s; + +/** + * @brief struct ub_cmd_upi_value_attr_s + * @details used to query the upi value. + */ +typedef struct { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && (BYTE_ORDER == BIG_ENDIAN) + u32 vld : 1; + u32 type : 1; + u32 rsvd : 18; + u32 vfid : 12; +#else + u32 vfid : 12; + u32 rsvd : 18; + u32 type : 1; + u32 vld : 1; +#endif + }; + u32 value; + } dw0; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd : 5; + u32 mig_state : 2; + u32 perm : 1; + u32 upi : 24; +#else + u32 upi : 24; + u32 perm : 1; + u32 mig_state : 2; + u32 rsvd : 5; +#endif + }; + u32 value; + } dw1; +} ub_cmd_upi_value_attr_s; + +#endif diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_userctl_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_userctl_defs.h new file mode 100644 index 000000000..172f6180a --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_userctl_defs.h @@ -0,0 +1,141 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2024-2024. All rights reserved. + * Description: UB npu jfc cmd define. + * Create: 2024-8-23 + */ + +#ifndef UB_NPU_USERCTL_DEFS_H +#define UB_NPU_USERCTL_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +#define PFC_PRIORITY 8 /**< pdf priority */ +#define TRUNK_PRIORITY 8 /**< trunk priority */ +#define TRUNK_PORTS_NUM 4 /**< trunk ports number */ + +/** + * @brief struct tag_ub_cmdq_type/ub_cmdq_type_s + * @details command queue type struct + */ +typedef struct tag_ub_cmdq_type { + struct { +#if defined(BYTE_ORDER) && (BYTE_ORDER == BIG_ENDIAN) + u32 cmd_type : 8; /**< cmd type @see > enum ub_ucode_cmdq_cmd */ + u32 rsvd0 : 24; /**< reserved */ +#else + u32 rsvd0 : 24; + u32 cmd_type : 8; +#endif + } dw0; +} ub_cmdq_type_s; + +/** + * @brief struct tag_ub_cmdq_vport_s/ub_cmdq_vport_s + * @details command queue vport queue + */ +typedef struct tag_ub_cmdq_vport_s { + ub_cmdq_type_s common; /**< cmd type @see > struct tag_ub_cmdq_type */ + u32 host_id; /**< vport host id */ + u32 func_id; /**< vport func id */ + u32 rsp_addr_h; /**< response high address */ + u32 rsp_addr_l; /**< response low address */ +} ub_cmdq_vport_s; + +/** + * @brief struct tag_ub_cmdq_vf_stats_s/ub_cmdq_vf_stats_s + * @details command queue virtual function status + */ +typedef struct tag_ub_cmdq_vf_stats_s { + ub_cmdq_type_s common; /**< cmd type @see > struct tag_ub_cmdq_type */ + u32 host_id; /**< vport host id */ + u32 func_id; /**< vport func id */ + u32 rsp_addr_h; /**< response high address */ + u32 rsp_addr_l; /**< response low address */ +} ub_cmdq_vf_stats_s; + +/** + * @brief struct tag_ub_cmdq_qos_stats_s/ub_cmdq_qos_stats_s + * @details command queue qos status + */ +typedef struct tag_ub_cmdq_qos_stats_s { + ub_cmdq_type_s common; + u32 rsp_addr_h; + u32 rsp_addr_l; + u32 cnt; + u32 data[0]; +} ub_cmdq_qos_stats_s; + +/** + * @brief union tag_ub_cmdq/ub_cmdq_u + * @details command queue union + */ +typedef union tag_ub_cmdq { + ub_cmdq_type_s common; + ub_cmdq_vport_s trunk_stats; + ub_cmdq_qos_stats_s qos_stats; + ub_cmdq_vf_stats_s vf_stats; +} ub_cmdq_u; + +enum tag_ub_npu_cmdq_cmd { + UB_CMD_TRUNK_PFC_STATS = 0, /**< trunk pfc status command */ + UB_CMD_TRUNK_STATS = 1, /**< trunk status command */ + UB_CMD_VF_STATS /**< virtual function status command */ +}; + +/** + * @brief struct ub_cmd_body_userctl/ub_cmd_body_userctl_s + * @details body userctl command struct body + */ +typedef struct ub_cmd_body_userctl { + u32 func_id; + u32 host_id; +} ub_cmd_body_userctl_s; + +/** + * @brief struct ub_user_ctl_uvs_trunk_pfc_status_out/ub_user_ctl_uvs_trunk_pfc_status_out_s + * @details user ctl uvs trunk pfc status out + */ +typedef struct ub_user_ctl_uvs_trunk_pfc_status_out { + u64 rx_pfc_packets; + u64 rx_pri_pfc_packets[PFC_PRIORITY]; + u64 tx_pfc_packets; + u64 tx_pri_pfc_packets[PFC_PRIORITY]; +} ub_user_ctl_uvs_trunk_pfc_status_out_s; + +/** + * @brief struct ub_user_ctl_uvs_card_status_out/ub_user_ctl_uvs_card_status_out_s + * @details user ctl uvs card status out + */ +typedef struct ub_user_ctl_uvs_card_status_out { + u32 rx_err_packets; + u32 rx_loss_packets; + u32 rx_ce_packets; + u32 tx_port_err_packets; + + u64 tx_port_pkts; + u64 tx_port_bytes; + u64 rx_port_pkts; + u64 rx_port_bytes; +} ub_user_ctl_uvs_card_status_out_s; + +/** + * @brief struct ub_user_ctl_uvs_vf_status_out/ub_user_ctl_uvs_vf_status_out_s + * @details user ctl uvs vf status out + */ +typedef struct ub_user_ctl_uvs_vf_status_out { + u64 rx_packets; + u64 rx_bytes; + u64 tx_packets; + u64 tx_bytes; + + u64 rx_err_pkt_cnt; + u64 rx_ce_pkt_cnt; + u64 rx_not_ready_cnt; + u64 tx_timeout_cnt; + u64 tx_no_vld_tp_cnt; + + u64 rsvds[8]; +} ub_user_ctl_uvs_vf_status_out_s; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_utp_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_utp_cmd.h new file mode 100644 index 000000000..46e3d9501 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_utp_cmd.h @@ -0,0 +1,18 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + */ + +#ifndef UB_NPU_UTP_CMD_H +#define UB_NPU_UTP_CMD_H + +enum UB_CMD_DIP_TYPE { + UB_CMD_ADD_DIP = + 0x1, /**< Create dip Context @see > ub_cmd_create_utp_s */ + UB_CMD_DEL_DIP = + 0x2, /**< Delete dip Context @see > ub_cmd_destroy_utp_s */ + UB_CMD_QUERY_DIP = + 0x3, /**< Query dip Context @see > ub_cmd_query_utp_s */ + UB_CMD_DIP_MAX +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_utp_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_utp_cmd_defs.h new file mode 100644 index 000000000..71311e663 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_utp_cmd_defs.h @@ -0,0 +1,161 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + */ + +#ifndef UB_NPU_UTP_CMD_DEFS_H +#define UB_NPU_UTP_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +/**@struct tag_ub_create_utp_attr +* @brief utp cmd attr +*/ +typedef struct tag_ub_create_utp_attr { + u32 dmac_l32; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd1 : 1; + u32 mtu : 3; + u32 port_id : 4; + u32 ack_udp_srcport : 8; + u32 dmac_h16 : 16; +#else + u32 dmac_h16 : 16; + u32 ack_udp_srcport : 8; + u32 port_id : 4; + u32 mtu : 3; + u32 rsvd1 : 1; +#endif + }; + u32 dw1_value; + }; + + u32 dip0; + + u32 dip1; + + u32 dip2; + + u32 dip3; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd6 : 12; + u32 func_id : 16; + u32 vld : 1; + u32 dip_type : 2; + u32 loop_back : 1; +#else + u32 loop_back : 1; + u32 dip_type : 2; + u32 vld : 1; + u32 func_id : 16; + u32 rsvd6 : 12; +#endif + }; + u32 dw6_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd7 : 8; + u32 hoplmt : 8; + u32 vlan_pri : 3; + u32 vlan_cfi : 1; + u32 vlan_id : 12; +#else + u32 vlan_id : 12; + u32 vlan_cfi : 1; + u32 vlan_pri : 3; + u32 hoplmt : 8; + u32 rsvd7 : 8; +#endif + }; + u32 dw7_value; + }; + + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 rsvd8 : 1; + u32 cos : 3; + u32 tclass : 8; + u32 flow_label : 20; +#else + u32 flow_label : 20; + u32 tclass : 8; + u32 cos : 3; + u32 rsvd8 : 1; +#endif + }; + u32 dw8_value; + }; + + u32 sip_idx; +} ub_create_utp_attr_s; + +/**@struct ub_cmd_body_utp_create +* @brief utp cmd create body +*/ +typedef struct ub_cmd_body_utp_create { + ub_create_utp_attr_s utp_attr; + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_body_utp_create_s; + +/**@struct tag_ub_cmd_create_utp +* @brief utp cmd create +*/ +typedef struct tag_ub_cmd_create_utp { + ub_cmd_com_header_s header; + ub_cmd_body_utp_create_s body; +} ub_cmd_create_utp_s; + +/**@struct ub_cmd_body_utp_destroy +* @brief utp cmd destroy body +*/ +typedef struct ub_cmd_body_utp_destroy { + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_body_utp_destroy_s; + +/**@struct tag_ub_cmd_destroy_utp +* @brief utp cmd destroy +*/ +typedef struct tag_ub_cmd_destroy_utp { + ub_cmd_com_header_s header; + ub_cmd_body_utp_destroy_s body; +} ub_cmd_destroy_utp_s; + +/**@struct ub_cmd_body_utp_query +* @brief utp cmd query body +*/ +typedef struct ub_cmd_body_utp_query { + u32 func_id; + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_body_utp_query_s; + +/**@struct tag_ub_cmd_query_utp +* @brief utp cmd query +*/ +typedef struct tag_ub_cmd_query_utp { + ub_cmd_com_header_s header; + ub_cmd_body_utp_query_s body; +} ub_cmd_query_utp_s; + +#define UB_DIP_CTX_SIZE 44 +/** + * @brief struct ub_dip_ctx_query + * @details used to query the dip context. + */ +struct ub_dip_ctx_query { + u8 ctx[UB_DIP_CTX_SIZE]; +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_vtp_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_vtp_cmd.h new file mode 100644 index 000000000..a67ec0c46 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_vtp_cmd.h @@ -0,0 +1,26 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu vtp cmd define. + * Create: 2023-10-21 + */ + +#ifndef UB_NPU_VTP_CMD_H +#define UB_NPU_VTP_CMD_H + +enum UB_CMD_VTP_TYPE { + UB_CMD_VTP_CREATE_CTX = + 0x1, /**< Create VTP Context @see > ub_cmd_vtp_create_s */ + UB_CMD_VTP_RESTORE_CTX = + 0x2, /**< Restore VTP Context @see ub_cmd_vtp_restore_s> */ + UB_CMD_VTP_QUERY_CTX = + 0x3, /**< Query VTP Context @see ub_cmd_vtp_query_s> */ + UB_CMD_VTP_DESTORY_CTX = + 0x4, /**< Destory VTP Context @see ub_cmd_vtp_destory_s> */ + UB_CMD_VTP_MODIFY_CTX = + 0x5, /**< Modify VTP Context @see ub_cmd_vtp_modify_s> */ + UB_CMD_VTP_BATCH_MODIFY_CONTEXT = + 0x6, /**< Batch Modify VTP Context @see ub_cmd_vtp_batch_modify_s> */ + UB_CMD_VTP_MAX +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_vtp_cmd_defs.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_vtp_cmd_defs.h new file mode 100644 index 000000000..f682b2509 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_npu_vtp_cmd_defs.h @@ -0,0 +1,237 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2023-2023. All rights reserved. + * Description: UB npu vtp cmd define. + * Create: 2023-10-21 + */ + +#ifndef UB_NPU_VTP_CMD_DEFS_H +#define UB_NPU_VTP_CMD_DEFS_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +#define UB_VTP_TYPE_TPG 0 /**< vtp type: TPG */ +#define UB_VTP_TYPE_TP 1 /**< vtp type: TP */ +#define UB_VTP_TYPE_DIP 2 /**< vtp type: DIP */ +#define UB_VTP_RESTORE_NUM_MAX 32 /**< vtp restore max number */ + +#define UB_EID_SW_DW_LEN 4 /**< EID sw dw len: 4B */ + +/** + * @brief struct ub_cmd_body_vtp_create/ub_cmd_body_vtp_create_s + * @details vtp create command struct body + */ +typedef struct ub_cmd_body_vtp_create { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 func_id : 16; + u32 type : 3; + u32 dw0_rsvd : 13; +#else + u32 dw0_rsvd : 13; + u32 type : 3; + u32 func_id : 16; +#endif + }; + u32 dw0_value; + }; + u32 id; + u32 seid[UB_EID_SW_DW_LEN]; + u32 deid[UB_EID_SW_DW_LEN]; + u32 upi; + u32 resv[4]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_vtp_create_s; + +/** + * @brief struct ub_cmd_vtp_create/ub_cmd_vtp_create_s + * @details vtp create command struct + */ +typedef struct ub_cmd_vtp_create { + ub_cmd_com_header_s header; + ub_cmd_body_vtp_create_s body; +} ub_cmd_vtp_create_s; + +/** + * @brief struct ub_cmd_restore_vtp_node/ub_cmd_restore_vtp_node_s + * @details vtp restore node command struct + */ +typedef struct ub_cmd_restore_vtp_node { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && ((BYTE_ORDER == BIG_ENDIAN)) + u32 vtpn : 20; + u32 type : 3; /**< 0表示tpg；1表示tp；2表示dip */ + u32 vld : 1; // 1表示VTP表项占用，0表示空闲 + u32 destroy : 1; // 1表示删除VTP请求，0表示创建VTP请求 + u32 rsvd1 : 7; +#else + u32 rsvd1 : 7; + u32 destroy : 1; // 1表示删除VTP请求，0表示创建VTP请求 + u32 vld : 1; // 1表示VTP表项占用，0表示空闲 + u32 type : 3; /**< 0表示tpg；1表示tp；2表示dip */ + u32 vtpn : 20; +#endif + }; + u32 dw0_value; + }; + u32 id; + u32 seid[UB_EID_SW_DW_LEN]; + u32 deid[UB_EID_SW_DW_LEN]; + u32 rsvd2; +} ub_cmd_restore_vtp_node_s; + +/** + * @brief struct ub_cmd_body_vtp_restore/ub_cmd_body_vtp_restore_s + * @details vtp restore command struct body + */ +typedef struct ub_cmd_body_vtp_restore { + u32 vfid; + u32 num; /**< 单个cmdq的ctx数量，最大32 */ + ub_cmd_restore_vtp_node_s nodes[UB_VTP_RESTORE_NUM_MAX]; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_vtp_restore_s; + +/** + * @brief struct ub_cmd_vtp_restore/ub_cmd_vtp_restore_s + * @details vtp restore command struct + */ +typedef struct ub_cmd_vtp_restore { + ub_cmd_com_header_s header; + ub_cmd_body_vtp_restore_s body; +} ub_cmd_vtp_restore_s; + +/** + * @brief struct ub_cmd_body_vtp_query/ub_cmd_body_vtp_query_s + * @details vtp query commond struct body + */ +typedef struct ub_cmd_body_vtp_query { + u32 func_id; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_vtp_query_s; + +/** + * @brief struct ub_cmd_vtp_query/ub_cmd_vtp_query_s + * @details vtp query commond struct + */ +typedef struct ub_cmd_vtp_query { + ub_cmd_com_header_s header; + ub_cmd_body_vtp_query_s body; +} ub_cmd_vtp_query_s; + +/** + * @brief struct ub_cmd_body_vtp_destroy/ub_cmd_body_vtp_destroy_s + * @details vtp destory commond struct body + */ +typedef struct ub_cmd_body_vtp_destroy { + u32 func_id; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_vtp_destroy_s; + +/** + * @brief struct ub_cmd_vtp_destory/ub_cmd_vtp_destory_s + * @details vtp destory commond struct + */ +typedef struct ub_cmd_vtp_destory { + ub_cmd_com_header_s header; + ub_cmd_body_vtp_destroy_s body; +} ub_cmd_vtp_destory_s; + +/** + * @brief struct ub_cmd_body_vtp_modify/ub_cmd_body_vtp_modify_s + * @details vtp modify commond struct body + */ +typedef struct ub_cmd_body_vtp_modify { + u32 func_id; + u32 index; + u32 resv[5]; + u32 ub_cmd_ext[0]; +} ub_cmd_body_vtp_modify_s; + +/** + * @brief struct ub_cmd_vtp_modify/ub_cmd_vtp_modify_s + * @details vtp modify commond struct + */ +typedef struct ub_cmd_vtp_modify { + ub_cmd_com_header_s header; + ub_cmd_body_vtp_modify_s body; +} ub_cmd_vtp_modify_s; + +/** + * @brief struct ub_vtp_ctx_info_s + * @details used to query the vtp information, contains context fields. + */ +typedef struct { + union { + struct { +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && (BYTE_ORDER == BIG_ENDIAN) + u32 vld : 1; + u32 type : 3; /* 0 tpgn 1 tpn 2 utpn（面向UM模式非可靠、非连接的tp） */ + u32 dw0_rsvd : 8; + u32 index : 20; +#else + u32 index : 20; + u32 dw0_rsvd : 8; + u32 type : 3; + u32 vld : 1; +#endif + }; + u32 dw0; + }; + u32 upi; + u32 seid[UB_EID_SW_DW_LEN]; + u32 deid[UB_EID_SW_DW_LEN]; +#if defined(BYTE_ORDER) && defined(BIG_ENDIAN) && (BYTE_ORDER == BIG_ENDIAN) + u32 ta2tp_type : 4; + u32 rsvd : 28; +#else + u32 rsvd : 28; + u32 ta2tp_type : 4; +#endif + u32 rsvd_dw[21]; /* 对齐到128B */ +} ub_vtp_ctx_info_s; + +#define UB_VTP_CTX_SIZE sizeof(ub_vtp_ctx_info_s) +/** + * @brief struct ub_vtp_ctx_query + * @details used to query the vtp context or batch modify + */ +struct ub_vtp_ctx_query { + u8 ctx[UB_VTP_CTX_SIZE]; +}; + +/** + * @brief struct ub_vtp_batch_modify_attr/ub_vtp_batch_modify_attr_s + * @details vtp batch modify attr + */ +typedef struct ub_vtp_batch_modify_attr { + u32 offset; + u32 length; + struct ub_vtp_ctx_query vtp_ctx; +} ub_vtp_batch_modify_attr_s; + +/** + * @brief struct ub_cmd_vtp_batch_modify_body/ub_cmd_vtp_batch_modify_body_s + * @details vtp batch modify struct body + */ +typedef struct ub_cmd_vtp_batch_modify_body { + u32 func_id; + ub_vtp_batch_modify_attr_s attr; + u32 rsvd[5]; /**< 预留 */ + u32 ub_cmd_ext[0]; +} ub_cmd_vtp_batch_modify_body_s; + +/** + * @brief struct ub_cmd_vtp_batch_modify/ub_cmd_vtp_batch_modify_s + * @details vtp batch modify struct + */ +typedef struct ub_cmd_vtp_batch_modify { + ub_cmd_com_header_s header; + ub_cmd_vtp_batch_modify_body_s body; +} ub_cmd_vtp_batch_modify_s; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_ta_wqe_define.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_ta_wqe_define.h new file mode 100644 index 000000000..a816cbbdd --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_ta_wqe_define.h @@ -0,0 +1,3007 @@ +/* + * 版权所有 (c) 华为技术有限公司 2024. + * 注意：本头文件由工具自动生成，请勿手动修改 + */ + +#ifndef _UB_TA_WQE_DEFINE_H_ +#define _UB_TA_WQE_DEFINE_H_ + +#include "base_type.h" +#include "ub_dw_index.h" + +#define UB_MAX_INDEX_WQE_CNT (8) + +typedef union tag_ubg_jfs_wqe_write_udf { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; /* 【RDMA FS】owner bit，驱动填写（注意时序：最后写），RDMA engine用于校验wqe是否非法， + 合法值为：WQE.owner = (Driver.sq_pi >> QPC.sq_size) & 0x1; */ + u32 ctrl_sl : 2; /* 【RDMA FS】必须填2，UBoE的控制段固定为16B */ + u32 csl : 2; /* 【RDMA FS】固定填0 */ + u32 dif_sl : 3; /* 【RDMA FS】固定填0 */ + u32 cr : 1; /* 【RDMA FS】按需填写，标识该wqe是否产生cqe，由post接口中的WR中携带 */ + u32 df : 1; /* 【RDMA FS】format of Buffer Description Section.0:carries a list of SGEs;1:carries inline data;READ/ATOMIC置0. */ + u32 va : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 tsl : 5; /* 【RDMA FS】task section length，length 16B对齐，tsl字段值=length/8 */ + u32 cf : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 wf : 1; /* 【RDMA FS】固定填0；在时延DFX场景，CPI识别到打点时，会根据匹配条件将WF字段置位，微码根据WF字段配合打点。 */ + u32 piv : 1; /* 【微码】在fast_dwqe_en使能时，在pi_on_chip时，置位该bit，微码判断合法。 */ + u32 db_en : 1; /* 【CPI FS】用于指示cpi是否敲DB到MQM,当前未使用。 */ + u32 fde : 1; /* 【PSM FS】fast_direct_wqe_en，用于标记该directWqe走pSM快路径。 */ + u32 f : 1; /* 【RDMA FS】Fast DMA Enable，指示在SQ_FETCH_WQE response API时，是否返回DMA。0：当前WQE不使能Fast DMA：当前WQE使能Fast DMA; */ + u32 drv_sl : 2; /* 【RDMA FS】固定填0； */ + u32 bdsl : 8; /* 【RDMA FS】数据段长度，单位8B，存放sge或者inline数据，变长按实际情况填写； + 携带sge case：sizeof(ub_cmd_sge_t)=16，16*seg number/8 + 携带inline数据case：inline数据长度对齐到16B后/8，align_to_16B(inline data length)/8 */ +#else + u32 bdsl : 8; + u32 drv_sl : 2; + u32 f : 1; + u32 fde : 1; + u32 db_en : 1; + u32 piv : 1; + u32 wf : 1; + u32 cf : 1; + u32 tsl : 5; + u32 va : 1; + u32 df : 1; + u32 cr : 1; + u32 dif_sl : 3; + u32 csl : 2; + u32 ctrl_sl : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cl : 4; /* 【RDMA FS】只能配置为0~5.，8B对齐，标识sq_complete_wqe时返回域段。默认配2，即返回固定16B信息。 */ + u32 vf_round : 8; /* 【软件】vf_round信息，用于校验重用,注意和wqe signature校验冲突，当前未使用wqe signature能力； */ + u32 mask_pi : 20; /* 【SM INFRA】SM使用mask PI（计算实际qsize对应的ci）生成dwqe地址用于写入SMMC， + 计算方法为：mask_pi == driver.PI & (2^sq_size - 1) & 0xffff;仅directWQE时有效。 */ +#else + u32 mask_pi : 20; + u32 vf_round : 8; + u32 cl : 4; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 service_type : 5; /* 【DoorBell】[仅direct wqe有效]固定填0x2, 注意：填写dwqe时，service_type[4:3]填写ddb=2，对应的service_type[2:0]填0. */ + u32 cos : 3; /* 【DoorBell】[仅direct wqe有效]芯片cos,初始化jetty时指定,按实际填写； */ + u32 c : 1; /* 【DoorBell】[仅direct wqe有效]填0 */ + u32 n : 1; /* 【DoorBell】[仅direct wqe有效]db是否走控制mq, jetty doorbell固定填0x0; */ + u32 ctx_size : 2; /* 【DoorBell】[仅direct wqe有效]代表ctx大小, jetty doorbell固定填0x1; */ + u32 xid : 20; /* 【DoorBell】[仅direct wqe有效]jetty number，填qpn */ +#else + u32 xid : 20; + u32 ctx_size : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 service_type : 5; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 queue_id : 4; /* 【DoorBell】[仅direct wqe有效]queue_id，用于芯片索引，默认填0。 */ + u32 db_udf : 12; /* 【Doorbell】Doorbell的udf，仅direct wqe有效。 */ + u32 pi : 16; /* 【DoorBell】[仅direct wqe有效]完整PI，为16bit. */ +#else + u32 pi : 16; + u32 db_udf : 12; + u32 queue_id : 4; +#endif + + /* dw4 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 se : 1; /* 【微码】se标记，来自于WR，用于填充TAH.se标记，用于接收侧上送事件; */ + u32 dcs_en : 1; /* 【微码】用于标记data-control separation是否使能，驱动根据wqe关联的segment是否使能数控分离置位。 */ + u32 cqe : 1; /* 【微码】正常流程标识该wqe是否需要上送cqe；flush流程不看该标记，微码强制产生cqe, 该标记当前未使用。 */ + u32 optype : 5; /* 【RDMA FS】optype，定义如下： + typedef enum UB_SQWQE_OPTYPE_E { + UB_TX_SEND = 0, tx send + UB_TX_SEND_IMMEDIATE, tx 携带立即数的send + UB_TX_SEND_INVALIDATE, tx 携带使无效指令的send + UB_TX_TA_ACK, ta ack + + UB_TX_WRITE = 4, tx write + UB_TX_WRITE_IMMEDIATE, tx 携带立即数的write + UB_TX_WRITE_NTF, tx 携带notify的write + UB_TX_ATOMIC_RSP, 原子操作的rsp + + UB_TX_READ = 8, tx read + UB_TX_READ_RSP, tx read rsponse + UB_TX_OPTYPE_RSVDA, + UB_TX_OPTYPE_RSVDB, + + UB_TX_ATOMIC_COMPARE_SWAP = 0xc, tx CAS原子操作 + UB_TX_ATOMIC_FETCH_ADD, tx ADD原子操作 + UB_TX_OPTYPE_RSVDE, + UB_TX_OPTYPE_RSVDF, + + UB_TX_OPTYPE_RSVD10, + UB_TX_OPTYPE_RSVD11, + UB_TX_OPTYPE_RSVD12, + UB_TX_OPTYPE_RSVD13, + + UB_TX_FLUSH_DMA, 数控分离排空写操作 + UB_TX_OPTYPE_RSVD15, + UB_TX_OPTYPE_RSVD16, + UB_TX_OPTYPE_RSVD17, + UB_TX_OPTYPE_RSVD18, + UB_TX_OPTYPE_RSVD19, + UB_TX_OPTYPE_RSVD1A, + UB_TX_OPTYPE_RSVD1B, + UB_TX_OPTYPE_RSVD1C, + UB_TX_OPTYPE_RSVD1D, + UB_ERR_TYPE = 0x1e, + UB_TX_OPTYPE_RSVD1F + } ub_sqwqe_optype_e; */ + u32 co : 1; /* 【微码】完成序标记，参考UB协议定义 */ + u32 eo : 2; /* 【微码】执行序标记，参考UB协议定义 */ + u32 fence : 1; /* 【微码】fence标记,只对read/atomic有效。 */ + u32 sjt : 2; /* 【微码】源jetty type，指示SJETTY代表的数据类型，参考UB协议，定义如下： + 2b00: Source JFS; + 2b01: Source Jetty; + 2b10: Destination Sequence Context; + Else: reserved。 */ + u32 vtp_type : 2; /* 【微码】vtp_type，定义如下：h2'0: TPG, h‘0x1：TP, h’0x2：vTP，h'0x3: uTP */ + u32 eid_vld : 1; /* 【微码】eid有效标记,UPI/SEID/DEID同时有效; */ + u32 tk_vld : 1; /* 【微码】tokenValue有效标记 */ + u32 ack_vld : 1; /* 【微码】response_or_taack有效，仅用于微码自产自消的wqe类型。 */ + u32 udf_vld : 1; /* 【微码】udf_vld=1表示报文中的udf_hdr有效，udf_hdr见write_udf/write_imme中定义。 */ + u32 fix_tp_en : 1; /* 【微码】fix_tp_en=1时，微码使用wqe.hinit来作为hash值选择对应tpg中的tpn. */ + u32 rsvd_874_873 : 2; /* 0 */ + u32 head : 1; /* 【微码】用于标记当前WQE为队头wqe，即当驱动通过判断ci=pi时，置位该bit，用于微码优化时延流性能，WR list时不置位。 */ + u32 jetty_round : 8; /* 【微码】jetty翻圈标记，用于TP层校验是否jetty翻圈。 */ +#else + u32 jetty_round : 8; + u32 head : 1; + u32 rsvd_874_873 : 2; + u32 fix_tp_en : 1; + u32 udf_vld : 1; + u32 ack_vld : 1; + u32 tk_vld : 1; + u32 eid_vld : 1; + u32 vtp_type : 2; + u32 sjt : 2; + u32 fence : 1; + u32 eo : 2; + u32 co : 1; + u32 optype : 5; + u32 cqe : 1; + u32 dcs_en : 1; + u32 se : 1; +#endif + + /* dw5 */ + u32 data_len; /* 【RDMA FS】wqe报文长度，按Byte单位; 注意：tp wqe中read请求时，该域段填0. */ + + /* dw6 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /* 【微码】协议定义值，由WR传入，填充到JETTYETAH中用于接收放在在jetty group场景选择目的JFR; */ + u32 sv : 1; /* 【微码】same vtp，标识两个wqe使用了相同vtp，用于TATX包率场景loop加速； */ + u32 rsvd_822_822 : 1; /* 0 */ + u32 djt : 2; /* 【微码】目的jetty 类型，参考UB协议，定义如下： + 0：表示Destination JFR。 + 1：表示Destination JETTY。 + 2：表示Destination JETTYGROUP。 */ + u32 vtpn : 20; /* 【微码】vtpn序列号 */ +#else + u32 vtpn : 20; + u32 djt : 2; + u32 rsvd_822_822 : 1; + u32 sv : 1; + u32 hint : 8; +#endif + + /* dw7 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 dcs_index : 16; /* 【微码】用于david直通或主机侧多路场景，查询mptc获取DATA DMA的data fe, 用于数据面DMA; */ + u32 ssn : 16; /* 【微码】【pSM】TA层切片ssn，由驱动从初始值开始计算，根据slice size=64KB进行切片计算，每个切片，ssn+1; */ +#else + u32 ssn : 16; + u32 dcs_index : 16; +#endif + + /* dw8 */ + u32 rmt_addr_h; /* 【微码】远端访问地址，用于write/read类操作； */ + + /* dw9 */ + u32 rmt_addr_l; /* 【微码】远端访问地址，用于write/read类操作； */ + + /* dw10 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_703_700 : 4; /* 0 */ + u32 rmt_tokenid : 20; /* 【微码定义】远端tokenid,write和read类语义有效 */ + u32 tp_idx : 8; /* 【微码定义】david直通/数据分离场景write/write imme报文使用此域段用于指定hash选择tpn，用于随路排空。Read报文可以使用此域段指定路径读报文。 */ +#else + u32 tp_idx : 8; + u32 rmt_tokenid : 20; + u32 rsvd_703_700 : 4; +#endif + + /* dw11 */ + u32 token_value; /* 【微码定义】对端token value */ + + /* dw12~14 */ + u32 rsvd_639_544[3]; /* */ + + /* dw15 */ + u32 udf_hdr; /* 【微码】UDF hdr，用于inline reduce */ + + /* dw16~31 */ + u32 inline_data_or_sge[16]; /* data或sge */ + } bs; + + u32 dw_data[32]; +} ubg_jfs_wqe_write_udf_u; + +typedef union tag_ubg_jfs_wqe_ctrl_db { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; + u32 ctrl_sl : 2; + u32 csl : 2; + u32 dif_sl : 3; + u32 cr : 1; + u32 df : 1; + u32 va : 1; + u32 tsl : 5; + u32 cf : 1; + u32 wf : 1; + u32 piv : 1; + u32 db_en : 1; + u32 fde : 1; + u32 f : 1; + u32 drv_sl : 2; + u32 bdsl : 8; +#else + u32 bdsl : 8; + u32 drv_sl : 2; + u32 f : 1; + u32 fde : 1; + u32 db_en : 1; + u32 piv : 1; + u32 wf : 1; + u32 cf : 1; + u32 tsl : 5; + u32 va : 1; + u32 df : 1; + u32 cr : 1; + u32 dif_sl : 3; + u32 csl : 2; + u32 ctrl_sl : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cl : 4; + u32 vf_round : 8; + u32 mask_pi : 20; +#else + u32 mask_pi : 20; + u32 vf_round : 8; + u32 cl : 4; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 service_type : 5; + u32 cos : 3; + u32 c : 1; + u32 n : 1; + u32 ctx_size : 2; + u32 xid : 20; +#else + u32 xid : 20; + u32 ctx_size : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 service_type : 5; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 queue_id : 4; + u32 db_udf : 12; + u32 pi : 16; +#else + u32 pi : 16; + u32 db_udf : 12; + u32 queue_id : 4; +#endif + } bs; + + u32 dw_data[4]; +} ubg_jfs_wqe_ctrl_db_u; + +typedef union tag_ubg_jfs_wqe_task_com { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 se : 1; + u32 dcs_en : 1; + u32 cqe : 1; + u32 optype : 5; + u32 co : 1; + u32 eo : 2; + u32 fence : 1; + u32 sjt : 2; + u32 vtp_type : 2; + u32 eid_vld : 1; + u32 tk_vld : 1; + u32 ack_vld : 1; + u32 udf_vld : 1; + u32 fix_tp_en : 1; + u32 rsvd_874_873 : 2; + u32 head : 1; + u32 jetty_round : 8; +#else + u32 jetty_round : 8; + u32 head : 1; + u32 rsvd_874_873 : 2; + u32 fix_tp_en : 1; + u32 udf_vld : 1; + u32 ack_vld : 1; + u32 tk_vld : 1; + u32 eid_vld : 1; + u32 vtp_type : 2; + u32 sjt : 2; + u32 fence : 1; + u32 eo : 2; + u32 co : 1; + u32 optype : 5; + u32 cqe : 1; + u32 dcs_en : 1; + u32 se : 1; +#endif + + /* dw1 */ + u32 data_len; + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; + u32 sv : 1; + u32 rsvd_822_822 : 1; + u32 djt : 2; + u32 vtpn : 20; +#else + u32 vtpn : 20; + u32 djt : 2; + u32 rsvd_822_822 : 1; + u32 sv : 1; + u32 hint : 8; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 dcs_index : 16; + u32 ssn : 16; +#else + u32 ssn : 16; + u32 dcs_index : 16; +#endif + + /* dw4 */ + u32 rmt_addr_h; + + /* dw5 */ + u32 rmt_addr_l; + + /* dw6 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_703_700 : 4; + u32 rmt_tokenid : 20; + u32 tp_idx : 8; +#else + u32 tp_idx : 8; + u32 rmt_tokenid : 20; + u32 rsvd_703_700 : 4; +#endif + + /* dw7 */ + u32 token_value; + } bs; + + u32 dw_data[8]; +} ubg_jfs_wqe_task_com_u; + +typedef union tag_ubg_jfs_wqe_write { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; /* 【RDMA FS】owner bit，驱动填写（注意时序：最后写），RDMA engine用于校验wqe是否非法， + 合法值为：WQE.owner = (Driver.sq_pi >> QPC.sq_size) & 0x1; */ + u32 ctrl_sl : 2; /* 【RDMA FS】必须填2，UBoE的控制段固定为16B */ + u32 csl : 2; /* 【RDMA FS】固定填0 */ + u32 dif_sl : 3; /* 【RDMA FS】固定填0 */ + u32 cr : 1; /* 【RDMA FS】按需填写，标识该wqe是否产生cqe，由post接口中的WR中携带 */ + u32 df : 1; /* 【RDMA FS】format of Buffer Description Section.0:carries a list of SGEs;1:carries inline data;READ/ATOMIC置0. */ + u32 va : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 tsl : 5; /* 【RDMA FS】task section length，length 16B对齐，tsl字段值=length/8 */ + u32 cf : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 wf : 1; /* 【RDMA FS】固定填0；在时延DFX场景，CPI识别到打点时，会根据匹配条件将WF字段置位，微码根据WF字段配合打点。 */ + u32 piv : 1; /* 【微码】在fast_dwqe_en使能时，在pi_on_chip时，置位该bit，微码判断合法。 */ + u32 db_en : 1; /* 【CPI FS】用于指示cpi是否敲DB到MQM,当前未使用。 */ + u32 fde : 1; /* 【PSM FS】fast_direct_wqe_en，用于标记该directWqe走pSM快路径。 */ + u32 f : 1; /* 【RDMA FS】Fast DMA Enable，指示在SQ_FETCH_WQE response API时，是否返回DMA。0：当前WQE不使能Fast DMA：当前WQE使能Fast DMA; */ + u32 drv_sl : 2; /* 【RDMA FS】固定填0； */ + u32 bdsl : 8; /* 【RDMA FS】数据段长度，单位8B，存放sge或者inline数据，变长按实际情况填写； + 携带sge case：sizeof(ub_cmd_sge_t)=16，16*seg number/8 + 携带inline数据case：inline数据长度对齐到16B后/8，align_to_16B(inline data length)/8 */ +#else + u32 bdsl : 8; + u32 drv_sl : 2; + u32 f : 1; + u32 fde : 1; + u32 db_en : 1; + u32 piv : 1; + u32 wf : 1; + u32 cf : 1; + u32 tsl : 5; + u32 va : 1; + u32 df : 1; + u32 cr : 1; + u32 dif_sl : 3; + u32 csl : 2; + u32 ctrl_sl : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cl : 4; /* 【RDMA FS】只能配置为0~5.，8B对齐，标识sq_complete_wqe时返回域段。默认配2，即返回固定16B信息。 */ + u32 vf_round : 8; /* 【软件】vf_round信息，用于校验重用,注意和wqe signature校验冲突，当前未使用wqe signature能力； */ + u32 mask_pi : 20; /* 【SM INFRA】SM使用mask PI（计算实际qsize对应的ci）生成dwqe地址用于写入SMMC， + 计算方法为：mask_pi == driver.PI & (2^sq_size - 1) & 0xffff;仅directWQE时有效。 */ +#else + u32 mask_pi : 20; + u32 vf_round : 8; + u32 cl : 4; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 service_type : 5; /* 【DoorBell】[仅direct wqe有效]固定填0x2, 注意：填写dwqe时，service_type[4:3]填写ddb=2，对应的service_type[2:0]填0. */ + u32 cos : 3; /* 【DoorBell】[仅direct wqe有效]芯片cos,初始化jetty时指定,按实际填写； */ + u32 c : 1; /* 【DoorBell】[仅direct wqe有效]填0 */ + u32 n : 1; /* 【DoorBell】[仅direct wqe有效]db是否走控制mq, jetty doorbell固定填0x0; */ + u32 ctx_size : 2; /* 【DoorBell】[仅direct wqe有效]代表ctx大小, jetty doorbell固定填0x1; */ + u32 xid : 20; /* 【DoorBell】[仅direct wqe有效]jetty number，填qpn */ +#else + u32 xid : 20; + u32 ctx_size : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 service_type : 5; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 queue_id : 4; /* 【DoorBell】[仅direct wqe有效]queue_id，用于芯片索引，默认填0。 */ + u32 db_udf : 12; /* 【Doorbell】Doorbell的udf，仅direct wqe有效。 */ + u32 pi : 16; /* 【DoorBell】[仅direct wqe有效]完整PI，为16bit. */ +#else + u32 pi : 16; + u32 db_udf : 12; + u32 queue_id : 4; +#endif + + /* dw4 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 se : 1; /* 【微码】se标记，来自于WR，用于填充TAH.se标记，用于接收侧上送事件; */ + u32 dcs_en : 1; /* 【微码】用于标记data-control separation是否使能，驱动根据wqe关联的segment是否使能数控分离置位。 */ + u32 cqe : 1; /* 【微码】正常流程标识该wqe是否需要上送cqe；flush流程不看该标记，微码强制产生cqe, 该标记当前未使用。 */ + u32 optype : 5; /* 【RDMA FS】optype，定义如下： + typedef enum UB_SQWQE_OPTYPE_E { + UB_TX_SEND = 0, tx send + UB_TX_SEND_IMMEDIATE, tx 携带立即数的send + UB_TX_SEND_INVALIDATE, tx 携带使无效指令的send + UB_TX_TA_ACK, ta ack + + UB_TX_WRITE = 4, tx write + UB_TX_WRITE_IMMEDIATE, tx 携带立即数的write + UB_TX_WRITE_NTF, tx 携带notify的write + UB_TX_ATOMIC_RSP, 原子操作的rsp + + UB_TX_READ = 8, tx read + UB_TX_READ_RSP, tx read rsponse + UB_TX_OPTYPE_RSVDA, + UB_TX_OPTYPE_RSVDB, + + UB_TX_ATOMIC_COMPARE_SWAP = 0xc, tx CAS原子操作 + UB_TX_ATOMIC_FETCH_ADD, tx ADD原子操作 + UB_TX_OPTYPE_RSVDE, + UB_TX_OPTYPE_RSVDF, + + UB_TX_OPTYPE_RSVD10, + UB_TX_OPTYPE_RSVD11, + UB_TX_OPTYPE_RSVD12, + UB_TX_OPTYPE_RSVD13, + + UB_TX_FLUSH_DMA, 数控分离排空写操作 + UB_TX_OPTYPE_RSVD15, + UB_TX_OPTYPE_RSVD16, + UB_TX_OPTYPE_RSVD17, + UB_TX_OPTYPE_RSVD18, + UB_TX_OPTYPE_RSVD19, + UB_TX_OPTYPE_RSVD1A, + UB_TX_OPTYPE_RSVD1B, + UB_TX_OPTYPE_RSVD1C, + UB_TX_OPTYPE_RSVD1D, + UB_ERR_TYPE = 0x1e, + UB_TX_OPTYPE_RSVD1F + } ub_sqwqe_optype_e; */ + u32 co : 1; /* 【微码】完成序标记，参考UB协议定义 */ + u32 eo : 2; /* 【微码】执行序标记，参考UB协议定义 */ + u32 fence : 1; /* 【微码】fence标记,只对read/atomic有效。 */ + u32 sjt : 2; /* 【微码】源jetty type，指示SJETTY代表的数据类型，参考UB协议，定义如下： + 2b00: Source JFS; + 2b01: Source Jetty; + 2b10: Destination Sequence Context; + Else: reserved。 */ + u32 vtp_type : 2; /* 【微码】vtp_type，定义如下：h2'0: TPG, h‘0x1：TP, h’0x2：vTP，h'0x3: uTP */ + u32 eid_vld : 1; /* 【微码】eid有效标记,UPI/SEID/DEID同时有效; */ + u32 tk_vld : 1; /* 【微码】tokenValue有效标记 */ + u32 ack_vld : 1; /* 【微码】response_or_taack有效，仅用于微码自产自消的wqe类型。 */ + u32 udf_vld : 1; /* 【微码】udf_vld=1表示报文中的udf_hdr有效，udf_hdr见write_udf/write_imme中定义。 */ + u32 fix_tp_en : 1; /* 【微码】fix_tp_en=1时，微码使用wqe.hinit来作为hash值选择对应tpg中的tpn. */ + u32 rsvd_874_873 : 2; /* 0 */ + u32 head : 1; /* 【微码】用于标记当前WQE为队头wqe，即当驱动通过判断ci=pi时，置位该bit，用于微码优化时延流性能，WR list时不置位。 */ + u32 jetty_round : 8; /* 【微码】jetty翻圈标记，用于TP层校验是否jetty翻圈。 */ +#else + u32 jetty_round : 8; + u32 head : 1; + u32 rsvd_874_873 : 2; + u32 fix_tp_en : 1; + u32 udf_vld : 1; + u32 ack_vld : 1; + u32 tk_vld : 1; + u32 eid_vld : 1; + u32 vtp_type : 2; + u32 sjt : 2; + u32 fence : 1; + u32 eo : 2; + u32 co : 1; + u32 optype : 5; + u32 cqe : 1; + u32 dcs_en : 1; + u32 se : 1; +#endif + + /* dw5 */ + u32 data_len; /* 【RDMA FS】wqe报文长度，按Byte单位; 注意：tp wqe中read请求时，该域段填0. */ + + /* dw6 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /* 【微码】协议定义值，由WR传入，填充到JETTYETAH中用于接收放在在jetty group场景选择目的JFR; */ + u32 sv : 1; /* 【微码】same vtp，标识两个wqe使用了相同vtp，用于TATX包率场景loop加速； */ + u32 rsvd_822_822 : 1; /* 0 */ + u32 djt : 2; /* 【微码】目的jetty 类型，参考UB协议，定义如下： + 0：表示Destination JFR。 + 1：表示Destination JETTY。 + 2：表示Destination JETTYGROUP。 */ + u32 vtpn : 20; /* 【微码】vtpn序列号 */ +#else + u32 vtpn : 20; + u32 djt : 2; + u32 rsvd_822_822 : 1; + u32 sv : 1; + u32 hint : 8; +#endif + + /* dw7 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 dcs_index : 16; /* 【微码】用于david直通或主机侧多路场景，查询mptc获取DATA DMA的data fe, 用于数据面DMA; */ + u32 ssn : 16; /* 【微码】【pSM】TA层切片ssn，由驱动从初始值开始计算，根据slice size=64KB进行切片计算，每个切片，ssn+1; */ +#else + u32 ssn : 16; + u32 dcs_index : 16; +#endif + + /* dw8 */ + u32 rmt_addr_h; /* 【微码】远端访问地址，用于write/read类操作； */ + + /* dw9 */ + u32 rmt_addr_l; /* 【微码】远端访问地址，用于write/read类操作； */ + + /* dw10 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_703_700 : 4; /* 0 */ + u32 rmt_tokenid : 20; /* 【微码定义】远端tokenid,write和read类语义有效 */ + u32 tp_idx : 8; /* 【微码定义】david直通/数据分离场景write/write imme报文使用此域段用于指定hash选择tpn，用于随路排空。Read报文可以使用此域段指定路径读报文。 */ +#else + u32 tp_idx : 8; + u32 rmt_tokenid : 20; + u32 rsvd_703_700 : 4; +#endif + + /* dw11 */ + u32 token_value; /* 【微码定义】对端token value */ + + /* dw12~31 */ + u32 inline_data_or_sge[20]; /* inline数据或者sge */ + } bs; + + u32 dw_data[32]; +} ubg_jfs_wqe_write_u; + +typedef union tag_ubg_jfs_wqe_write_imme { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; /* 【RDMA FS】owner bit，驱动填写（注意时序：最后写），RDMA engine用于校验wqe是否非法， + 合法值为：WQE.owner = (Driver.sq_pi >> QPC.sq_size) & 0x1; */ + u32 ctrl_sl : 2; /* 【RDMA FS】必须填2，UBoE的控制段固定为16B */ + u32 csl : 2; /* 【RDMA FS】固定填0 */ + u32 dif_sl : 3; /* 【RDMA FS】固定填0 */ + u32 cr : 1; /* 【RDMA FS】按需填写，标识该wqe是否产生cqe，由post接口中的WR中携带 */ + u32 df : 1; /* 【RDMA FS】format of Buffer Description Section.0:carries a list of SGEs;1:carries inline data;READ/ATOMIC置0. */ + u32 va : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 tsl : 5; /* 【RDMA FS】task section length，length 16B对齐，tsl字段值=length/8 */ + u32 cf : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 wf : 1; /* 【RDMA FS】固定填0；在时延DFX场景，CPI识别到打点时，会根据匹配条件将WF字段置位，微码根据WF字段配合打点。 */ + u32 piv : 1; /* 【微码】在fast_dwqe_en使能时，在pi_on_chip时，置位该bit，微码判断合法。 */ + u32 db_en : 1; /* 【CPI FS】用于指示cpi是否敲DB到MQM,当前未使用。 */ + u32 fde : 1; /* 【PSM FS】fast_direct_wqe_en，用于标记该directWqe走pSM快路径。 */ + u32 f : 1; /* 【RDMA FS】Fast DMA Enable，指示在SQ_FETCH_WQE response API时，是否返回DMA。0：当前WQE不使能Fast DMA：当前WQE使能Fast DMA; */ + u32 drv_sl : 2; /* 【RDMA FS】固定填0； */ + u32 bdsl : 8; /* 【RDMA FS】数据段长度，单位8B，存放sge或者inline数据，变长按实际情况填写； + 携带sge case：sizeof(ub_cmd_sge_t)=16，16*seg number/8 + 携带inline数据case：inline数据长度对齐到16B后/8，align_to_16B(inline data length)/8 */ +#else + u32 bdsl : 8; + u32 drv_sl : 2; + u32 f : 1; + u32 fde : 1; + u32 db_en : 1; + u32 piv : 1; + u32 wf : 1; + u32 cf : 1; + u32 tsl : 5; + u32 va : 1; + u32 df : 1; + u32 cr : 1; + u32 dif_sl : 3; + u32 csl : 2; + u32 ctrl_sl : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cl : 4; /* 【RDMA FS】只能配置为0~5.，8B对齐，标识sq_complete_wqe时返回域段。默认配2，即返回固定16B信息。 */ + u32 vf_round : 8; /* 【软件】vf_round信息，用于校验重用,注意和wqe signature校验冲突，当前未使用wqe signature能力； */ + u32 mask_pi : 20; /* 【SM INFRA】SM使用mask PI（计算实际qsize对应的ci）生成dwqe地址用于写入SMMC， + 计算方法为：mask_pi == driver.PI & (2^sq_size - 1) & 0xffff;仅directWQE时有效。 */ +#else + u32 mask_pi : 20; + u32 vf_round : 8; + u32 cl : 4; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 service_type : 5; /* 【DoorBell】[仅direct wqe有效]固定填0x2, 注意：填写dwqe时，service_type[4:3]填写ddb=2，对应的service_type[2:0]填0. */ + u32 cos : 3; /* 【DoorBell】[仅direct wqe有效]芯片cos,初始化jetty时指定,按实际填写； */ + u32 c : 1; /* 【DoorBell】[仅direct wqe有效]填0 */ + u32 n : 1; /* 【DoorBell】[仅direct wqe有效]db是否走控制mq, jetty doorbell固定填0x0; */ + u32 ctx_size : 2; /* 【DoorBell】[仅direct wqe有效]代表ctx大小, jetty doorbell固定填0x1; */ + u32 xid : 20; /* 【DoorBell】[仅direct wqe有效]jetty number，填qpn */ +#else + u32 xid : 20; + u32 ctx_size : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 service_type : 5; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 queue_id : 4; /* 【DoorBell】[仅direct wqe有效]queue_id，用于芯片索引，默认填0。 */ + u32 db_udf : 12; /* 【Doorbell】Doorbell的udf，仅direct wqe有效。 */ + u32 pi : 16; /* 【DoorBell】[仅direct wqe有效]完整PI，为16bit. */ +#else + u32 pi : 16; + u32 db_udf : 12; + u32 queue_id : 4; +#endif + + /* dw4 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 se : 1; /* 【微码】se标记，来自于WR，用于填充TAH.se标记，用于接收侧上送事件; */ + u32 dcs_en : 1; /* 【微码】用于标记data-control separation是否使能，驱动根据wqe关联的segment是否使能数控分离置位。 */ + u32 cqe : 1; /* 【微码】正常流程标识该wqe是否需要上送cqe；flush流程不看该标记，微码强制产生cqe, 该标记当前未使用。 */ + u32 optype : 5; /* 【RDMA FS】optype，定义如下： + typedef enum UB_SQWQE_OPTYPE_E { + UB_TX_SEND = 0, tx send + UB_TX_SEND_IMMEDIATE, tx 携带立即数的send + UB_TX_SEND_INVALIDATE, tx 携带使无效指令的send + UB_TX_TA_ACK, ta ack + + UB_TX_WRITE = 4, tx write + UB_TX_WRITE_IMMEDIATE, tx 携带立即数的write + UB_TX_WRITE_NTF, tx 携带notify的write + UB_TX_ATOMIC_RSP, 原子操作的rsp + + UB_TX_READ = 8, tx read + UB_TX_READ_RSP, tx read rsponse + UB_TX_OPTYPE_RSVDA, + UB_TX_OPTYPE_RSVDB, + + UB_TX_ATOMIC_COMPARE_SWAP = 0xc, tx CAS原子操作 + UB_TX_ATOMIC_FETCH_ADD, tx ADD原子操作 + UB_TX_OPTYPE_RSVDE, + UB_TX_OPTYPE_RSVDF, + + UB_TX_OPTYPE_RSVD10, + UB_TX_OPTYPE_RSVD11, + UB_TX_OPTYPE_RSVD12, + UB_TX_OPTYPE_RSVD13, + + UB_TX_FLUSH_DMA, 数控分离排空写操作 + UB_TX_OPTYPE_RSVD15, + UB_TX_OPTYPE_RSVD16, + UB_TX_OPTYPE_RSVD17, + UB_TX_OPTYPE_RSVD18, + UB_TX_OPTYPE_RSVD19, + UB_TX_OPTYPE_RSVD1A, + UB_TX_OPTYPE_RSVD1B, + UB_TX_OPTYPE_RSVD1C, + UB_TX_OPTYPE_RSVD1D, + UB_ERR_TYPE = 0x1e, + UB_TX_OPTYPE_RSVD1F + } ub_sqwqe_optype_e; */ + u32 co : 1; /* 【微码】完成序标记，参考UB协议定义 */ + u32 eo : 2; /* 【微码】执行序标记，参考UB协议定义 */ + u32 fence : 1; /* 【微码】fence标记,只对read/atomic有效。 */ + u32 sjt : 2; /* 【微码】源jetty type，指示SJETTY代表的数据类型，参考UB协议，定义如下： + 2b00: Source JFS; + 2b01: Source Jetty; + 2b10: Destination Sequence Context; + Else: reserved。 */ + u32 vtp_type : 2; /* 【微码】vtp_type，定义如下：h2'0: TPG, h‘0x1：TP, h’0x2：vTP，h'0x3: uTP */ + u32 eid_vld : 1; /* 【微码】eid有效标记,UPI/SEID/DEID同时有效; */ + u32 tk_vld : 1; /* 【微码】tokenValue有效标记 */ + u32 ack_vld : 1; /* 【微码】response_or_taack有效，仅用于微码自产自消的wqe类型。 */ + u32 udf_vld : 1; /* 【微码】udf_vld=1表示报文中的udf_hdr有效，udf_hdr见write_udf/write_imme中定义。 */ + u32 fix_tp_en : 1; /* 【微码】fix_tp_en=1时，微码使用wqe.hinit来作为hash值选择对应tpg中的tpn. */ + u32 rsvd_874_873 : 2; /* 0 */ + u32 head : 1; /* 【微码】用于标记当前WQE为队头wqe，即当驱动通过判断ci=pi时，置位该bit，用于微码优化时延流性能，WR list时不置位。 */ + u32 jetty_round : 8; /* 【微码】jetty翻圈标记，用于TP层校验是否jetty翻圈。 */ +#else + u32 jetty_round : 8; + u32 head : 1; + u32 rsvd_874_873 : 2; + u32 fix_tp_en : 1; + u32 udf_vld : 1; + u32 ack_vld : 1; + u32 tk_vld : 1; + u32 eid_vld : 1; + u32 vtp_type : 2; + u32 sjt : 2; + u32 fence : 1; + u32 eo : 2; + u32 co : 1; + u32 optype : 5; + u32 cqe : 1; + u32 dcs_en : 1; + u32 se : 1; +#endif + + /* dw5 */ + u32 data_len; /* 【RDMA FS】wqe报文长度，按Byte单位; 注意：tp wqe中read请求时，该域段填0. */ + + /* dw6 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /* 【微码】协议定义值，由WR传入，填充到JETTYETAH中用于接收放在在jetty group场景选择目的JFR; */ + u32 sv : 1; /* 【微码】same vtp，标识两个wqe使用了相同vtp，用于TATX包率场景loop加速； */ + u32 rsvd_822_822 : 1; /* 0 */ + u32 djt : 2; /* 【微码】目的jetty 类型，参考UB协议，定义如下： + 0：表示Destination JFR。 + 1：表示Destination JETTY。 + 2：表示Destination JETTYGROUP。 */ + u32 vtpn : 20; /* 【微码】vtpn序列号 */ +#else + u32 vtpn : 20; + u32 djt : 2; + u32 rsvd_822_822 : 1; + u32 sv : 1; + u32 hint : 8; +#endif + + /* dw7 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 dcs_index : 16; /* 【微码】用于david直通或主机侧多路场景，查询mptc获取DATA DMA的data fe, 用于数据面DMA; */ + u32 ssn : 16; /* 【微码】【pSM】TA层切片ssn，由驱动从初始值开始计算，根据slice size=64KB进行切片计算，每个切片，ssn+1; */ +#else + u32 ssn : 16; + u32 dcs_index : 16; +#endif + + /* dw8 */ + u32 rmt_addr_h; /* 【微码】远端访问地址，用于write/read类操作； */ + + /* dw9 */ + u32 rmt_addr_l; /* 【微码】远端访问地址，用于write/read类操作； */ + + /* dw10 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_703_700 : 4; /* 0 */ + u32 rmt_tokenid : 20; /* 【微码定义】远端tokenid,write和read类语义有效 */ + u32 tp_idx : 8; /* 【微码定义】david直通/数据分离场景write/write imme报文使用此域段用于指定hash选择tpn，用于随路排空。Read报文可以使用此域段指定路径读报文。 */ +#else + u32 tp_idx : 8; + u32 rmt_tokenid : 20; + u32 rsvd_703_700 : 4; +#endif + + /* dw11 */ + u32 token_value; /* 【微码定义】对端token value */ + + /* dw12 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_639_628 : 12; /* 0 */ + u32 djtn : 20; /* 目的jetty号，用于填充JETTY_ETAH */ +#else + u32 djtn : 20; + u32 rsvd_639_628 : 12; +#endif + + /* dw13 */ + u32 imme_data_h; /* 立即数 */ + + /* dw14 */ + u32 imme_data_l; /* 立即数 */ + + /* dw15 */ + u32 imme_token_value; /* jfr对应的token value */ + + /* dw16~18 */ + u32 rsvd_511_416[3]; /* */ + + /* dw19 */ + u32 udf_hdr; /* udf_vld使能时，用于填充报文头中的UDF */ + + /* dw20~31 */ + u32 inline_data_or_sge[12]; /* */ + } bs; + + u32 dw_data[32]; +} ubg_jfs_wqe_write_imme_u; + +typedef union tag_ubg_jfs_wqe_write_notify { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; /* 【RDMA FS】owner bit，驱动填写（注意时序：最后写），RDMA engine用于校验wqe是否非法， + 合法值为：WQE.owner = (Driver.sq_pi >> QPC.sq_size) & 0x1; */ + u32 ctrl_sl : 2; /* 【RDMA FS】必须填2，UBoE的控制段固定为16B */ + u32 csl : 2; /* 【RDMA FS】固定填0 */ + u32 dif_sl : 3; /* 【RDMA FS】固定填0 */ + u32 cr : 1; /* 【RDMA FS】按需填写，标识该wqe是否产生cqe，由post接口中的WR中携带 */ + u32 df : 1; /* 【RDMA FS】format of Buffer Description Section.0:carries a list of SGEs;1:carries inline data;READ/ATOMIC置0. */ + u32 va : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 tsl : 5; /* 【RDMA FS】task section length，length 16B对齐，tsl字段值=length/8 */ + u32 cf : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 wf : 1; /* 【RDMA FS】固定填0；在时延DFX场景，CPI识别到打点时，会根据匹配条件将WF字段置位，微码根据WF字段配合打点。 */ + u32 piv : 1; /* 【微码】在fast_dwqe_en使能时，在pi_on_chip时，置位该bit，微码判断合法。 */ + u32 db_en : 1; /* 【CPI FS】用于指示cpi是否敲DB到MQM,当前未使用。 */ + u32 fde : 1; /* 【PSM FS】fast_direct_wqe_en，用于标记该directWqe走pSM快路径。 */ + u32 f : 1; /* 【RDMA FS】Fast DMA Enable，指示在SQ_FETCH_WQE response API时，是否返回DMA。0：当前WQE不使能Fast DMA：当前WQE使能Fast DMA; */ + u32 drv_sl : 2; /* 【RDMA FS】固定填0； */ + u32 bdsl : 8; /* 【RDMA FS】数据段长度，单位8B，存放sge或者inline数据，变长按实际情况填写； + 携带sge case：sizeof(ub_cmd_sge_t)=16，16*seg number/8 + 携带inline数据case：inline数据长度对齐到16B后/8，align_to_16B(inline data length)/8 */ +#else + u32 bdsl : 8; + u32 drv_sl : 2; + u32 f : 1; + u32 fde : 1; + u32 db_en : 1; + u32 piv : 1; + u32 wf : 1; + u32 cf : 1; + u32 tsl : 5; + u32 va : 1; + u32 df : 1; + u32 cr : 1; + u32 dif_sl : 3; + u32 csl : 2; + u32 ctrl_sl : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cl : 4; /* 【RDMA FS】只能配置为0~5.，8B对齐，标识sq_complete_wqe时返回域段。默认配2，即返回固定16B信息。 */ + u32 vf_round : 8; /* 【软件】vf_round信息，用于校验重用,注意和wqe signature校验冲突，当前未使用wqe signature能力； */ + u32 mask_pi : 20; /* 【SM INFRA】SM使用mask PI（计算实际qsize对应的ci）生成dwqe地址用于写入SMMC， + 计算方法为：mask_pi == driver.PI & (2^sq_size - 1) & 0xffff;仅directWQE时有效。 */ +#else + u32 mask_pi : 20; + u32 vf_round : 8; + u32 cl : 4; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 service_type : 5; /* 【DoorBell】[仅direct wqe有效]固定填0x2, 注意：填写dwqe时，service_type[4:3]填写ddb=2，对应的service_type[2:0]填0. */ + u32 cos : 3; /* 【DoorBell】[仅direct wqe有效]芯片cos,初始化jetty时指定,按实际填写； */ + u32 c : 1; /* 【DoorBell】[仅direct wqe有效]填0 */ + u32 n : 1; /* 【DoorBell】[仅direct wqe有效]db是否走控制mq, jetty doorbell固定填0x0; */ + u32 ctx_size : 2; /* 【DoorBell】[仅direct wqe有效]代表ctx大小, jetty doorbell固定填0x1; */ + u32 xid : 20; /* 【DoorBell】[仅direct wqe有效]jetty number，填qpn */ +#else + u32 xid : 20; + u32 ctx_size : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 service_type : 5; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 queue_id : 4; /* 【DoorBell】[仅direct wqe有效]queue_id，用于芯片索引，默认填0。 */ + u32 db_udf : 12; /* 【Doorbell】Doorbell的udf，仅direct wqe有效。 */ + u32 pi : 16; /* 【DoorBell】[仅direct wqe有效]完整PI，为16bit. */ +#else + u32 pi : 16; + u32 db_udf : 12; + u32 queue_id : 4; +#endif + + /* dw4 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 se : 1; /* 【微码】se标记，来自于WR，用于填充TAH.se标记，用于接收侧上送事件; */ + u32 dcs_en : 1; /* 【微码】用于标记data-control separation是否使能，驱动根据wqe关联的segment是否使能数控分离置位。 */ + u32 cqe : 1; /* 【微码】正常流程标识该wqe是否需要上送cqe；flush流程不看该标记，微码强制产生cqe, 该标记当前未使用。 */ + u32 optype : 5; /* 【RDMA FS】optype，定义如下： + typedef enum UB_SQWQE_OPTYPE_E { + UB_TX_SEND = 0, tx send + UB_TX_SEND_IMMEDIATE, tx 携带立即数的send + UB_TX_SEND_INVALIDATE, tx 携带使无效指令的send + UB_TX_TA_ACK, ta ack + + UB_TX_WRITE = 4, tx write + UB_TX_WRITE_IMMEDIATE, tx 携带立即数的write + UB_TX_WRITE_NTF, tx 携带notify的write + UB_TX_ATOMIC_RSP, 原子操作的rsp + + UB_TX_READ = 8, tx read + UB_TX_READ_RSP, tx read rsponse + UB_TX_OPTYPE_RSVDA, + UB_TX_OPTYPE_RSVDB, + + UB_TX_ATOMIC_COMPARE_SWAP = 0xc, tx CAS原子操作 + UB_TX_ATOMIC_FETCH_ADD, tx ADD原子操作 + UB_TX_OPTYPE_RSVDE, + UB_TX_OPTYPE_RSVDF, + + UB_TX_OPTYPE_RSVD10, + UB_TX_OPTYPE_RSVD11, + UB_TX_OPTYPE_RSVD12, + UB_TX_OPTYPE_RSVD13, + + UB_TX_FLUSH_DMA, 数控分离排空写操作 + UB_TX_OPTYPE_RSVD15, + UB_TX_OPTYPE_RSVD16, + UB_TX_OPTYPE_RSVD17, + UB_TX_OPTYPE_RSVD18, + UB_TX_OPTYPE_RSVD19, + UB_TX_OPTYPE_RSVD1A, + UB_TX_OPTYPE_RSVD1B, + UB_TX_OPTYPE_RSVD1C, + UB_TX_OPTYPE_RSVD1D, + UB_ERR_TYPE = 0x1e, + UB_TX_OPTYPE_RSVD1F + } ub_sqwqe_optype_e; */ + u32 co : 1; /* 【微码】完成序标记，参考UB协议定义 */ + u32 eo : 2; /* 【微码】执行序标记，参考UB协议定义 */ + u32 fence : 1; /* 【微码】fence标记,只对read/atomic有效。 */ + u32 sjt : 2; /* 【微码】源jetty type，指示SJETTY代表的数据类型，参考UB协议，定义如下： + 2b00: Source JFS; + 2b01: Source Jetty; + 2b10: Destination Sequence Context; + Else: reserved。 */ + u32 vtp_type : 2; /* 【微码】vtp_type，定义如下：h2'0: TPG, h‘0x1：TP, h’0x2：vTP，h'0x3: uTP */ + u32 eid_vld : 1; /* 【微码】eid有效标记,UPI/SEID/DEID同时有效; */ + u32 tk_vld : 1; /* 【微码】tokenValue有效标记 */ + u32 ack_vld : 1; /* 【微码】response_or_taack有效，仅用于微码自产自消的wqe类型。 */ + u32 udf_vld : 1; /* 【微码】udf_vld=1表示报文中的udf_hdr有效，udf_hdr见write_udf/write_imme中定义。 */ + u32 fix_tp_en : 1; /* 【微码】fix_tp_en=1时，微码使用wqe.hinit来作为hash值选择对应tpg中的tpn. */ + u32 rsvd_874_873 : 2; /* 0 */ + u32 head : 1; /* 【微码】用于标记当前WQE为队头wqe，即当驱动通过判断ci=pi时，置位该bit，用于微码优化时延流性能，WR list时不置位。 */ + u32 jetty_round : 8; /* 【微码】jetty翻圈标记，用于TP层校验是否jetty翻圈。 */ +#else + u32 jetty_round : 8; + u32 head : 1; + u32 rsvd_874_873 : 2; + u32 fix_tp_en : 1; + u32 udf_vld : 1; + u32 ack_vld : 1; + u32 tk_vld : 1; + u32 eid_vld : 1; + u32 vtp_type : 2; + u32 sjt : 2; + u32 fence : 1; + u32 eo : 2; + u32 co : 1; + u32 optype : 5; + u32 cqe : 1; + u32 dcs_en : 1; + u32 se : 1; +#endif + + /* dw5 */ + u32 data_len; /* 【RDMA FS】wqe报文长度，按Byte单位; 注意：tp wqe中read请求时，该域段填0. */ + + /* dw6 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /* 【微码】协议定义值，由WR传入，填充到JETTYETAH中用于接收放在在jetty group场景选择目的JFR; */ + u32 sv : 1; /* 【微码】same vtp，标识两个wqe使用了相同vtp，用于TATX包率场景loop加速； */ + u32 rsvd_822_822 : 1; /* 0 */ + u32 djt : 2; /* 【微码】目的jetty 类型，参考UB协议，定义如下： + 0：表示Destination JFR。 + 1：表示Destination JETTY。 + 2：表示Destination JETTYGROUP。 */ + u32 vtpn : 20; /* 【微码】vtpn序列号 */ +#else + u32 vtpn : 20; + u32 djt : 2; + u32 rsvd_822_822 : 1; + u32 sv : 1; + u32 hint : 8; +#endif + + /* dw7 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_799_784 : 16; /* */ + u32 ssn : 16; /* 【微码】【pSM】TA层切片ssn，由驱动从初始值开始计算，根据slice size=64KB进行切片计算，每个切片，ssn+1; */ +#else + u32 ssn : 16; + u32 rsvd_799_784 : 16; +#endif + + /* dw8 */ + u32 rmt_addr_h; /* 【微码】远端访问地址，用于write/read类操作； */ + + /* dw9 */ + u32 rmt_addr_l; /* 【微码】远端访问地址，用于write/read类操作； */ + + /* dw10 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_703_700 : 4; /* 0 */ + u32 rmt_tokenid : 20; /* 【微码定义】远端tokenid,write和read类语义有效 */ + u32 rsvd_679_672 : 8; /* */ +#else + u32 rsvd_679_672 : 8; + u32 rmt_tokenid : 20; + u32 rsvd_703_700 : 4; +#endif + + /* dw11 */ + u32 token_value; /* 【微码定义】对端token value */ + + /* dw12 */ + u32 notify_va_h; /* notify语义notify地址，用于填充ta层报文头 */ + + /* dw13 */ + u32 notify_va_l; /* notify语义notify地址，用于填充ta层报文头 */ + + /* dw14 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_575_572 : 4; /* */ + u32 notify_token_id : 20; /* notify对应的tokenid，用于填充ta层报文头 */ + u32 rsvd_551_544 : 8; /* */ +#else + u32 rsvd_551_544 : 8; + u32 notify_token_id : 20; + u32 rsvd_575_572 : 4; +#endif + + /* dw15 */ + u32 notify_token_value; /* notify语义tokenValue，用于填充ta层报文头 */ + + /* dw16 */ + u32 notify_data_h; /* notify语义数据 */ + + /* dw17 */ + u32 notify_data_l; /* notify语义数据 */ + + /* dw18~19 */ + u32 rsvd_447_384[2]; /* */ + + /* dw20~31 */ + u32 inline_data_or_sge[12]; /* */ + } bs; + + u32 dw_data[32]; +} ubg_jfs_wqe_write_notify_u; + +typedef union tag_ubg_jfs_wqe_write_flush { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; /* 【RDMA FS】owner bit，驱动填写（注意时序：最后写），RDMA engine用于校验wqe是否非法， + 合法值为：WQE.owner = (Driver.sq_pi >> QPC.sq_size) & 0x1; */ + u32 ctrl_sl : 2; /* 【RDMA FS】必须填2，UBoE的控制段固定为16B */ + u32 csl : 2; /* 【RDMA FS】固定填0 */ + u32 dif_sl : 3; /* 【RDMA FS】固定填0 */ + u32 cr : 1; /* 【RDMA FS】按需填写，标识该wqe是否产生cqe，由post接口中的WR中携带 */ + u32 df : 1; /* 【RDMA FS】format of Buffer Description Section.0:carries a list of SGEs;1:carries inline data;READ/ATOMIC置0. */ + u32 va : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 tsl : 5; /* 【RDMA FS】task section length，length 16B对齐，tsl字段值=length/8 */ + u32 cf : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 wf : 1; /* 【RDMA FS】固定填0；在时延DFX场景，CPI识别到打点时，会根据匹配条件将WF字段置位，微码根据WF字段配合打点。 */ + u32 piv : 1; /* 【微码】在fast_dwqe_en使能时，在pi_on_chip时，置位该bit，微码判断合法。 */ + u32 db_en : 1; /* 【CPI FS】用于指示cpi是否敲DB到MQM,当前未使用。 */ + u32 fde : 1; /* 【PSM FS】fast_direct_wqe_en，用于标记该directWqe走pSM快路径。 */ + u32 f : 1; /* 【RDMA FS】Fast DMA Enable，指示在SQ_FETCH_WQE response API时，是否返回DMA。0：当前WQE不使能Fast DMA：当前WQE使能Fast DMA; */ + u32 drv_sl : 2; /* 【RDMA FS】固定填0； */ + u32 bdsl : 8; /* 【RDMA FS】数据段长度，单位8B，存放sge或者inline数据，变长按实际情况填写； + 携带sge case：sizeof(ub_cmd_sge_t)=16，16*seg number/8 + 携带inline数据case：inline数据长度对齐到16B后/8，align_to_16B(inline data length)/8 */ +#else + u32 bdsl : 8; + u32 drv_sl : 2; + u32 f : 1; + u32 fde : 1; + u32 db_en : 1; + u32 piv : 1; + u32 wf : 1; + u32 cf : 1; + u32 tsl : 5; + u32 va : 1; + u32 df : 1; + u32 cr : 1; + u32 dif_sl : 3; + u32 csl : 2; + u32 ctrl_sl : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cl : 4; /* 【RDMA FS】只能配置为0~5.，8B对齐，标识sq_complete_wqe时返回域段。默认配2，即返回固定16B信息。 */ + u32 vf_round : 8; /* 【软件】vf_round信息，用于校验重用,注意和wqe signature校验冲突，当前未使用wqe signature能力； */ + u32 mask_pi : 20; /* 【SM INFRA】SM使用mask PI（计算实际qsize对应的ci）生成dwqe地址用于写入SMMC， + 计算方法为：mask_pi == driver.PI & (2^sq_size - 1) & 0xffff;仅directWQE时有效。 */ +#else + u32 mask_pi : 20; + u32 vf_round : 8; + u32 cl : 4; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 service_type : 5; /* 【DoorBell】[仅direct wqe有效]固定填0x2, 注意：填写dwqe时，service_type[4:3]填写ddb=2，对应的service_type[2:0]填0. */ + u32 cos : 3; /* 【DoorBell】[仅direct wqe有效]芯片cos,初始化jetty时指定,按实际填写； */ + u32 c : 1; /* 【DoorBell】[仅direct wqe有效]填0 */ + u32 n : 1; /* 【DoorBell】[仅direct wqe有效]db是否走控制mq, jetty doorbell固定填0x0; */ + u32 ctx_size : 2; /* 【DoorBell】[仅direct wqe有效]代表ctx大小, jetty doorbell固定填0x1; */ + u32 xid : 20; /* 【DoorBell】[仅direct wqe有效]jetty number，填qpn */ +#else + u32 xid : 20; + u32 ctx_size : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 service_type : 5; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 queue_id : 4; /* 【DoorBell】[仅direct wqe有效]queue_id，用于芯片索引，默认填0。 */ + u32 db_udf : 12; /* 【Doorbell】Doorbell的udf，仅direct wqe有效。 */ + u32 pi : 16; /* 【DoorBell】[仅direct wqe有效]完整PI，为16bit. */ +#else + u32 pi : 16; + u32 db_udf : 12; + u32 queue_id : 4; +#endif + + /* dw4 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 se : 1; /* 【微码】se标记，来自于WR，用于填充TAH.se标记，用于接收侧上送事件; */ + u32 dcs_en : 1; /* 【微码】用于标记data-control separation是否使能，驱动根据wqe关联的segment是否使能数控分离置位。 */ + u32 cqe : 1; /* 【微码】正常流程标识该wqe是否需要上送cqe；flush流程不看该标记，微码强制产生cqe, 该标记当前未使用。 */ + u32 optype : 5; /* 【RDMA FS】optype，定义如下： + typedef enum UB_SQWQE_OPTYPE_E { + UB_TX_SEND = 0, tx send + UB_TX_SEND_IMMEDIATE, tx 携带立即数的send + UB_TX_SEND_INVALIDATE, tx 携带使无效指令的send + UB_TX_TA_ACK, ta ack + + UB_TX_WRITE = 4, tx write + UB_TX_WRITE_IMMEDIATE, tx 携带立即数的write + UB_TX_WRITE_NTF, tx 携带notify的write + UB_TX_ATOMIC_RSP, 原子操作的rsp + + UB_TX_READ = 8, tx read + UB_TX_READ_RSP, tx read rsponse + UB_TX_OPTYPE_RSVDA, + UB_TX_OPTYPE_RSVDB, + + UB_TX_ATOMIC_COMPARE_SWAP = 0xc, tx CAS原子操作 + UB_TX_ATOMIC_FETCH_ADD, tx ADD原子操作 + UB_TX_OPTYPE_RSVDE, + UB_TX_OPTYPE_RSVDF, + + UB_TX_OPTYPE_RSVD10, + UB_TX_OPTYPE_RSVD11, + UB_TX_OPTYPE_RSVD12, + UB_TX_OPTYPE_RSVD13, + + UB_TX_FLUSH_DMA, 数控分离排空写操作 + UB_TX_OPTYPE_RSVD15, + UB_TX_OPTYPE_RSVD16, + UB_TX_OPTYPE_RSVD17, + UB_TX_OPTYPE_RSVD18, + UB_TX_OPTYPE_RSVD19, + UB_TX_OPTYPE_RSVD1A, + UB_TX_OPTYPE_RSVD1B, + UB_TX_OPTYPE_RSVD1C, + UB_TX_OPTYPE_RSVD1D, + UB_ERR_TYPE = 0x1e, + UB_TX_OPTYPE_RSVD1F + } ub_sqwqe_optype_e; */ + u32 co : 1; /* 【微码】完成序标记，参考UB协议定义 */ + u32 eo : 2; /* 【微码】执行序标记，参考UB协议定义 */ + u32 fence : 1; /* 【微码】fence标记,只对read/atomic有效。 */ + u32 sjt : 2; /* 【微码】源jetty type，指示SJETTY代表的数据类型，参考UB协议，定义如下： + 2b00: Source JFS; + 2b01: Source Jetty; + 2b10: Destination Sequence Context; + Else: reserved。 */ + u32 vtp_type : 2; /* 【微码】vtp_type，定义如下：h2'0: TPG, h‘0x1：TP, h’0x2：vTP，h'0x3: uTP */ + u32 eid_vld : 1; /* 【微码】eid有效标记,UPI/SEID/DEID同时有效; */ + u32 tk_vld : 1; /* 【微码】tokenValue有效标记 */ + u32 ack_vld : 1; /* 【微码】response_or_taack有效，仅用于微码自产自消的wqe类型。 */ + u32 udf_vld : 1; /* 【微码】udf_vld=1表示报文中的udf_hdr有效，udf_hdr见write_udf/write_imme中定义。 */ + u32 fix_tp_en : 1; /* 【微码】fix_tp_en=1时，微码使用wqe.hinit来作为hash值选择对应tpg中的tpn. */ + u32 rsvd_874_873 : 2; /* 0 */ + u32 head : 1; /* 【微码】用于标记当前WQE为队头wqe，即当驱动通过判断ci=pi时，置位该bit，用于微码优化时延流性能，WR list时不置位。 */ + u32 jetty_round : 8; /* 【微码】jetty翻圈标记，用于TP层校验是否jetty翻圈。 */ +#else + u32 jetty_round : 8; + u32 head : 1; + u32 rsvd_874_873 : 2; + u32 fix_tp_en : 1; + u32 udf_vld : 1; + u32 ack_vld : 1; + u32 tk_vld : 1; + u32 eid_vld : 1; + u32 vtp_type : 2; + u32 sjt : 2; + u32 fence : 1; + u32 eo : 2; + u32 co : 1; + u32 optype : 5; + u32 cqe : 1; + u32 dcs_en : 1; + u32 se : 1; +#endif + + /* dw5 */ + u32 data_len; /* 【RDMA FS】wqe报文长度，按Byte单位; 注意：tp wqe中read请求时，该域段填0. */ + + /* dw6 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /* 【微码】协议定义值，由WR传入，填充到JETTYETAH中用于接收放在在jetty group场景选择目的JFR; */ + u32 sv : 1; /* 【微码】same vtp，标识两个wqe使用了相同vtp，用于TATX包率场景loop加速； */ + u32 rsvd_822_822 : 1; /* 0 */ + u32 djt : 2; /* 【微码】目的jetty 类型，参考UB协议，定义如下： + 0：表示Destination JFR。 + 1：表示Destination JETTY。 + 2：表示Destination JETTYGROUP。 */ + u32 vtpn : 20; /* 【微码】vtpn序列号 */ +#else + u32 vtpn : 20; + u32 djt : 2; + u32 rsvd_822_822 : 1; + u32 sv : 1; + u32 hint : 8; +#endif + + /* dw7 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 dcs_index : 16; /* 【微码】用于david直通或主机侧多路场景，查询mptc获取DATA DMA的data fe, 用于数据面DMA; */ + u32 ssn : 16; /* 【微码】【pSM】TA层切片ssn，由驱动从初始值开始计算，根据slice size=64KB进行切片计算，每个切片，ssn+1; */ +#else + u32 ssn : 16; + u32 dcs_index : 16; +#endif + + /* dw8~31 */ + u32 rsvd_767_0[24]; /* */ + } bs; + + u32 dw_data[32]; +} ubg_jfs_wqe_write_flush_u; + +typedef union tag_ubg_jfs_wqe_read { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; /* 【RDMA FS】owner bit，驱动填写（注意时序：最后写），RDMA engine用于校验wqe是否非法， + 合法值为：WQE.owner = (Driver.sq_pi >> QPC.sq_size) & 0x1; */ + u32 ctrl_sl : 2; /* 【RDMA FS】必须填2，UBoE的控制段固定为16B */ + u32 csl : 2; /* 【RDMA FS】固定填0 */ + u32 dif_sl : 3; /* 【RDMA FS】固定填0 */ + u32 cr : 1; /* 【RDMA FS】按需填写，标识该wqe是否产生cqe，由post接口中的WR中携带 */ + u32 df : 1; /* 【RDMA FS】format of Buffer Description Section.0:carries a list of SGEs;1:carries inline data;READ/ATOMIC置0. */ + u32 va : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 tsl : 5; /* 【RDMA FS】task section length，length 16B对齐，tsl字段值=length/8 */ + u32 cf : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 wf : 1; /* 【RDMA FS】固定填0；在时延DFX场景，CPI识别到打点时，会根据匹配条件将WF字段置位，微码根据WF字段配合打点。 */ + u32 piv : 1; /* 【微码】在fast_dwqe_en使能时，在pi_on_chip时，置位该bit，微码判断合法。 */ + u32 db_en : 1; /* 【CPI FS】用于指示cpi是否敲DB到MQM,当前未使用。 */ + u32 fde : 1; /* 【PSM FS】fast_direct_wqe_en，用于标记该directWqe走pSM快路径。 */ + u32 f : 1; /* 【RDMA FS】Fast DMA Enable，指示在SQ_FETCH_WQE response API时，是否返回DMA。0：当前WQE不使能Fast DMA：当前WQE使能Fast DMA; */ + u32 drv_sl : 2; /* 【RDMA FS】固定填0； */ + u32 bdsl : 8; /* 【RDMA FS】数据段长度，单位8B，存放sge或者inline数据，变长按实际情况填写； + 携带sge case：sizeof(ub_cmd_sge_t)=16，16*seg number/8 + 携带inline数据case：inline数据长度对齐到16B后/8，align_to_16B(inline data length)/8 */ +#else + u32 bdsl : 8; + u32 drv_sl : 2; + u32 f : 1; + u32 fde : 1; + u32 db_en : 1; + u32 piv : 1; + u32 wf : 1; + u32 cf : 1; + u32 tsl : 5; + u32 va : 1; + u32 df : 1; + u32 cr : 1; + u32 dif_sl : 3; + u32 csl : 2; + u32 ctrl_sl : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cl : 4; /* 【RDMA FS】只能配置为0~5.，8B对齐，标识sq_complete_wqe时返回域段。默认配2，即返回固定16B信息。 */ + u32 vf_round : 8; /* 【软件】vf_round信息，用于校验重用,注意和wqe signature校验冲突，当前未使用wqe signature能力； */ + u32 mask_pi : 20; /* 【SM INFRA】SM使用mask PI（计算实际qsize对应的ci）生成dwqe地址用于写入SMMC， + 计算方法为：mask_pi == driver.PI & (2^sq_size - 1) & 0xffff;仅directWQE时有效。 */ +#else + u32 mask_pi : 20; + u32 vf_round : 8; + u32 cl : 4; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 service_type : 5; /* 【DoorBell】[仅direct wqe有效]固定填0x2, 注意：填写dwqe时，service_type[4:3]填写ddb=2，对应的service_type[2:0]填0. */ + u32 cos : 3; /* 【DoorBell】[仅direct wqe有效]芯片cos,初始化jetty时指定,按实际填写； */ + u32 c : 1; /* 【DoorBell】[仅direct wqe有效]填0 */ + u32 n : 1; /* 【DoorBell】[仅direct wqe有效]db是否走控制mq, jetty doorbell固定填0x0; */ + u32 ctx_size : 2; /* 【DoorBell】[仅direct wqe有效]代表ctx大小, jetty doorbell固定填0x1; */ + u32 xid : 20; /* 【DoorBell】[仅direct wqe有效]jetty number，填qpn */ +#else + u32 xid : 20; + u32 ctx_size : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 service_type : 5; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 queue_id : 4; /* 【DoorBell】[仅direct wqe有效]queue_id，用于芯片索引，默认填0。 */ + u32 db_udf : 12; /* 【Doorbell】Doorbell的udf，仅direct wqe有效。 */ + u32 pi : 16; /* 【DoorBell】[仅direct wqe有效]完整PI，为16bit. */ +#else + u32 pi : 16; + u32 db_udf : 12; + u32 queue_id : 4; +#endif + + /* dw4 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 se : 1; /* 【微码】se标记，来自于WR，用于填充TAH.se标记，用于接收侧上送事件; */ + u32 dcs_en : 1; /* 【微码】用于标记data-control separation是否使能，驱动根据wqe关联的segment是否使能数控分离置位。 */ + u32 cqe : 1; /* 【微码】正常流程标识该wqe是否需要上送cqe；flush流程不看该标记，微码强制产生cqe, 该标记当前未使用。 */ + u32 optype : 5; /* 【RDMA FS】optype，定义如下： + typedef enum UB_SQWQE_OPTYPE_E { + UB_TX_SEND = 0, tx send + UB_TX_SEND_IMMEDIATE, tx 携带立即数的send + UB_TX_SEND_INVALIDATE, tx 携带使无效指令的send + UB_TX_TA_ACK, ta ack + + UB_TX_WRITE = 4, tx write + UB_TX_WRITE_IMMEDIATE, tx 携带立即数的write + UB_TX_WRITE_NTF, tx 携带notify的write + UB_TX_ATOMIC_RSP, 原子操作的rsp + + UB_TX_READ = 8, tx read + UB_TX_READ_RSP, tx read rsponse + UB_TX_OPTYPE_RSVDA, + UB_TX_OPTYPE_RSVDB, + + UB_TX_ATOMIC_COMPARE_SWAP = 0xc, tx CAS原子操作 + UB_TX_ATOMIC_FETCH_ADD, tx ADD原子操作 + UB_TX_OPTYPE_RSVDE, + UB_TX_OPTYPE_RSVDF, + + UB_TX_OPTYPE_RSVD10, + UB_TX_OPTYPE_RSVD11, + UB_TX_OPTYPE_RSVD12, + UB_TX_OPTYPE_RSVD13, + + UB_TX_FLUSH_DMA, 数控分离排空写操作 + UB_TX_OPTYPE_RSVD15, + UB_TX_OPTYPE_RSVD16, + UB_TX_OPTYPE_RSVD17, + UB_TX_OPTYPE_RSVD18, + UB_TX_OPTYPE_RSVD19, + UB_TX_OPTYPE_RSVD1A, + UB_TX_OPTYPE_RSVD1B, + UB_TX_OPTYPE_RSVD1C, + UB_TX_OPTYPE_RSVD1D, + UB_ERR_TYPE = 0x1e, + UB_TX_OPTYPE_RSVD1F + } ub_sqwqe_optype_e; */ + u32 co : 1; /* 【微码】完成序标记，参考UB协议定义 */ + u32 eo : 2; /* 【微码】执行序标记，参考UB协议定义 */ + u32 fence : 1; /* 【微码】fence标记,只对read/atomic有效。 */ + u32 sjt : 2; /* 【微码】源jetty type，指示SJETTY代表的数据类型，参考UB协议，定义如下： + 2b00: Source JFS; + 2b01: Source Jetty; + 2b10: Destination Sequence Context; + Else: reserved。 */ + u32 vtp_type : 2; /* 【微码】vtp_type，定义如下：h2'0: TPG, h‘0x1：TP, h’0x2：vTP，h'0x3: uTP */ + u32 eid_vld : 1; /* 【微码】eid有效标记,UPI/SEID/DEID同时有效; */ + u32 tk_vld : 1; /* 【微码】tokenValue有效标记 */ + u32 ack_vld : 1; /* 【微码】response_or_taack有效，仅用于微码自产自消的wqe类型。 */ + u32 udf_vld : 1; /* 【微码】udf_vld=1表示报文中的udf_hdr有效，udf_hdr见write_udf/write_imme中定义。 */ + u32 fix_tp_en : 1; /* 【微码】fix_tp_en=1时，微码使用wqe.hinit来作为hash值选择对应tpg中的tpn. */ + u32 rsvd_874_873 : 2; /* 0 */ + u32 head : 1; /* 【微码】用于标记当前WQE为队头wqe，即当驱动通过判断ci=pi时，置位该bit，用于微码优化时延流性能，WR list时不置位。 */ + u32 jetty_round : 8; /* 【微码】jetty翻圈标记，用于TP层校验是否jetty翻圈。 */ +#else + u32 jetty_round : 8; + u32 head : 1; + u32 rsvd_874_873 : 2; + u32 fix_tp_en : 1; + u32 udf_vld : 1; + u32 ack_vld : 1; + u32 tk_vld : 1; + u32 eid_vld : 1; + u32 vtp_type : 2; + u32 sjt : 2; + u32 fence : 1; + u32 eo : 2; + u32 co : 1; + u32 optype : 5; + u32 cqe : 1; + u32 dcs_en : 1; + u32 se : 1; +#endif + + /* dw5 */ + u32 data_len; /* 【RDMA FS】wqe报文长度，按Byte单位; 注意：tp wqe中read请求时，该域段填0. */ + + /* dw6 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /* 【微码】协议定义值，由WR传入，填充到JETTYETAH中用于接收放在在jetty group场景选择目的JFR; */ + u32 sv : 1; /* 【微码】same vtp，标识两个wqe使用了相同vtp，用于TATX包率场景loop加速； */ + u32 rsvd_822_822 : 1; /* 0 */ + u32 djt : 2; /* 【微码】目的jetty 类型，参考UB协议，定义如下： + 0：表示Destination JFR。 + 1：表示Destination JETTY。 + 2：表示Destination JETTYGROUP。 */ + u32 vtpn : 20; /* 【微码】vtpn序列号 */ +#else + u32 vtpn : 20; + u32 djt : 2; + u32 rsvd_822_822 : 1; + u32 sv : 1; + u32 hint : 8; +#endif + + /* dw7 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 dcs_index : 16; /* 【微码】用于david直通或主机侧多路场景，查询mptc获取DATA DMA的data fe, 用于数据面DMA; */ + u32 ssn : 16; /* 【微码】【pSM】TA层切片ssn，由驱动从初始值开始计算，根据slice size=64KB进行切片计算，每个切片，ssn+1; */ +#else + u32 ssn : 16; + u32 dcs_index : 16; +#endif + + /* dw8 */ + u32 rmt_addr_h; /* 【微码】远端访问地址，用于write/read类操作； */ + + /* dw9 */ + u32 rmt_addr_l; /* 【微码】远端访问地址，用于write/read类操作； */ + + /* dw10 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_703_700 : 4; /* 0 */ + u32 rmt_tokenid : 20; /* 【微码定义】远端tokenid,write和read类语义有效 */ + u32 tp_idx : 8; /* 【微码定义】david直通/数据分离场景write/write imme报文使用此域段用于指定hash选择tpn，用于随路排空。Read报文可以使用此域段指定路径读报文。 */ +#else + u32 tp_idx : 8; + u32 rmt_tokenid : 20; + u32 rsvd_703_700 : 4; +#endif + + /* dw11 */ + u32 token_value; /* 【微码定义】对端token value */ + + /* dw12~31 */ + u32 for_sge[20]; /* SGE信息，可变，最大支持32个SGE. */ + } bs; + + u32 dw_data[32]; +} ubg_jfs_wqe_read_u; + +typedef union tag_ubg_jfs_wqe_atomic { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; /* 【RDMA FS】owner bit，驱动填写（注意时序：最后写），RDMA engine用于校验wqe是否非法， + 合法值为：WQE.owner = (Driver.sq_pi >> QPC.sq_size) & 0x1; */ + u32 ctrl_sl : 2; /* 【RDMA FS】必须填2，UBoE的控制段固定为16B */ + u32 csl : 2; /* 【RDMA FS】固定填0 */ + u32 dif_sl : 3; /* 【RDMA FS】固定填0 */ + u32 cr : 1; /* 【RDMA FS】按需填写，标识该wqe是否产生cqe，由post接口中的WR中携带 */ + u32 df : 1; /* 【RDMA FS】format of Buffer Description Section.0:carries a list of SGEs;1:carries inline data;READ/ATOMIC置0. */ + u32 va : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 tsl : 5; /* 【RDMA FS】task section length，length 16B对齐，tsl字段值=length/8 */ + u32 cf : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 wf : 1; /* 【RDMA FS】固定填0；在时延DFX场景，CPI识别到打点时，会根据匹配条件将WF字段置位，微码根据WF字段配合打点。 */ + u32 piv : 1; /* 【微码】在fast_dwqe_en使能时，在pi_on_chip时，置位该bit，微码判断合法。 */ + u32 db_en : 1; /* 【CPI FS】用于指示cpi是否敲DB到MQM,当前未使用。 */ + u32 fde : 1; /* 【PSM FS】fast_direct_wqe_en，用于标记该directWqe走pSM快路径。 */ + u32 f : 1; /* 【RDMA FS】Fast DMA Enable，指示在SQ_FETCH_WQE response API时，是否返回DMA。0：当前WQE不使能Fast DMA：当前WQE使能Fast DMA; */ + u32 drv_sl : 2; /* 【RDMA FS】固定填0； */ + u32 bdsl : 8; /* 【RDMA FS】数据段长度，单位8B，存放sge或者inline数据，变长按实际情况填写； + 携带sge case：sizeof(ub_cmd_sge_t)=16，16*seg number/8 + 携带inline数据case：inline数据长度对齐到16B后/8，align_to_16B(inline data length)/8 */ +#else + u32 bdsl : 8; + u32 drv_sl : 2; + u32 f : 1; + u32 fde : 1; + u32 db_en : 1; + u32 piv : 1; + u32 wf : 1; + u32 cf : 1; + u32 tsl : 5; + u32 va : 1; + u32 df : 1; + u32 cr : 1; + u32 dif_sl : 3; + u32 csl : 2; + u32 ctrl_sl : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cl : 4; /* 【RDMA FS】只能配置为0~5.，8B对齐，标识sq_complete_wqe时返回域段。默认配2，即返回固定16B信息。 */ + u32 vf_round : 8; /* 【软件】vf_round信息，用于校验重用,注意和wqe signature校验冲突，当前未使用wqe signature能力； */ + u32 mask_pi : 20; /* 【SM INFRA】SM使用mask PI（计算实际qsize对应的ci）生成dwqe地址用于写入SMMC， + 计算方法为：mask_pi == driver.PI & (2^sq_size - 1) & 0xffff;仅directWQE时有效。 */ +#else + u32 mask_pi : 20; + u32 vf_round : 8; + u32 cl : 4; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 service_type : 5; /* 【DoorBell】[仅direct wqe有效]固定填0x2, 注意：填写dwqe时，service_type[4:3]填写ddb=2，对应的service_type[2:0]填0. */ + u32 cos : 3; /* 【DoorBell】[仅direct wqe有效]芯片cos,初始化jetty时指定,按实际填写； */ + u32 c : 1; /* 【DoorBell】[仅direct wqe有效]填0 */ + u32 n : 1; /* 【DoorBell】[仅direct wqe有效]db是否走控制mq, jetty doorbell固定填0x0; */ + u32 ctx_size : 2; /* 【DoorBell】[仅direct wqe有效]代表ctx大小, jetty doorbell固定填0x1; */ + u32 xid : 20; /* 【DoorBell】[仅direct wqe有效]jetty number，填qpn */ +#else + u32 xid : 20; + u32 ctx_size : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 service_type : 5; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 queue_id : 4; /* 【DoorBell】[仅direct wqe有效]queue_id，用于芯片索引，默认填0。 */ + u32 db_udf : 12; /* 【Doorbell】Doorbell的udf，仅direct wqe有效。 */ + u32 pi : 16; /* 【DoorBell】[仅direct wqe有效]完整PI，为16bit. */ +#else + u32 pi : 16; + u32 db_udf : 12; + u32 queue_id : 4; +#endif + + /* dw4 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 se : 1; /* 【微码】se标记，来自于WR，用于填充TAH.se标记，用于接收侧上送事件; */ + u32 dcs_en : 1; /* 【微码】用于标记data-control separation是否使能，驱动根据wqe关联的segment是否使能数控分离置位。 */ + u32 cqe : 1; /* 【微码】正常流程标识该wqe是否需要上送cqe；flush流程不看该标记，微码强制产生cqe, 该标记当前未使用。 */ + u32 optype : 5; /* 【RDMA FS】optype，定义如下： + typedef enum UB_SQWQE_OPTYPE_E { + UB_TX_SEND = 0, tx send + UB_TX_SEND_IMMEDIATE, tx 携带立即数的send + UB_TX_SEND_INVALIDATE, tx 携带使无效指令的send + UB_TX_TA_ACK, ta ack + + UB_TX_WRITE = 4, tx write + UB_TX_WRITE_IMMEDIATE, tx 携带立即数的write + UB_TX_WRITE_NTF, tx 携带notify的write + UB_TX_ATOMIC_RSP, 原子操作的rsp + + UB_TX_READ = 8, tx read + UB_TX_READ_RSP, tx read rsponse + UB_TX_OPTYPE_RSVDA, + UB_TX_OPTYPE_RSVDB, + + UB_TX_ATOMIC_COMPARE_SWAP = 0xc, tx CAS原子操作 + UB_TX_ATOMIC_FETCH_ADD, tx ADD原子操作 + UB_TX_OPTYPE_RSVDE, + UB_TX_OPTYPE_RSVDF, + + UB_TX_OPTYPE_RSVD10, + UB_TX_OPTYPE_RSVD11, + UB_TX_OPTYPE_RSVD12, + UB_TX_OPTYPE_RSVD13, + + UB_TX_FLUSH_DMA, 数控分离排空写操作 + UB_TX_OPTYPE_RSVD15, + UB_TX_OPTYPE_RSVD16, + UB_TX_OPTYPE_RSVD17, + UB_TX_OPTYPE_RSVD18, + UB_TX_OPTYPE_RSVD19, + UB_TX_OPTYPE_RSVD1A, + UB_TX_OPTYPE_RSVD1B, + UB_TX_OPTYPE_RSVD1C, + UB_TX_OPTYPE_RSVD1D, + UB_ERR_TYPE = 0x1e, + UB_TX_OPTYPE_RSVD1F + } ub_sqwqe_optype_e; */ + u32 co : 1; /* 【微码】完成序标记，参考UB协议定义 */ + u32 eo : 2; /* 【微码】执行序标记，参考UB协议定义 */ + u32 fence : 1; /* 【微码】fence标记,只对read/atomic有效。 */ + u32 sjt : 2; /* 【微码】源jetty type，指示SJETTY代表的数据类型，参考UB协议，定义如下： + 2b00: Source JFS; + 2b01: Source Jetty; + 2b10: Destination Sequence Context; + Else: reserved。 */ + u32 vtp_type : 2; /* 【微码】vtp_type，定义如下：h2'0: TPG, h‘0x1：TP, h’0x2：vTP，h'0x3: uTP */ + u32 eid_vld : 1; /* 【微码】eid有效标记,UPI/SEID/DEID同时有效; */ + u32 tk_vld : 1; /* 【微码】tokenValue有效标记 */ + u32 ack_vld : 1; /* 【微码】response_or_taack有效，仅用于微码自产自消的wqe类型。 */ + u32 udf_vld : 1; /* 【微码】udf_vld=1表示报文中的udf_hdr有效，udf_hdr见write_udf/write_imme中定义。 */ + u32 fix_tp_en : 1; /* 【微码】fix_tp_en=1时，微码使用wqe.hinit来作为hash值选择对应tpg中的tpn. */ + u32 rsvd_874_873 : 2; /* */ + u32 head : 1; /* 【微码】用于标记当前WQE为队头wqe，即当驱动通过判断ci=pi时，置位该bit，用于微码优化时延流性能，WR list时不置位。 */ + u32 jetty_round : 8; /* 【微码】jetty翻圈标记，用于TP层校验是否jetty翻圈。 */ +#else + u32 jetty_round : 8; + u32 head : 1; + u32 rsvd_874_873 : 2; + u32 fix_tp_en : 1; + u32 udf_vld : 1; + u32 ack_vld : 1; + u32 tk_vld : 1; + u32 eid_vld : 1; + u32 vtp_type : 2; + u32 sjt : 2; + u32 fence : 1; + u32 eo : 2; + u32 co : 1; + u32 optype : 5; + u32 cqe : 1; + u32 dcs_en : 1; + u32 se : 1; +#endif + + /* dw5 */ + u32 data_len; /* 【RDMA FS】wqe报文长度，按Byte单位; 注意：tp wqe中read请求时，该域段填0. */ + + /* dw6 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /* 【微码】协议定义值，由WR传入，填充到JETTYETAH中用于接收放在在jetty group场景选择目的JFR; */ + u32 sv : 1; /* 【微码】same vtp，标识两个wqe使用了相同vtp，用于TATX包率场景loop加速； */ + u32 rsvd_822_822 : 1; /* */ + u32 djt : 2; /* 【微码】目的jetty 类型，参考UB协议，定义如下： + 0：表示Destination JFR。 + 1：表示Destination JETTY。 + 2：表示Destination JETTYGROUP。 */ + u32 vtpn : 20; /* 【微码】vtpn序列号 */ +#else + u32 vtpn : 20; + u32 djt : 2; + u32 rsvd_822_822 : 1; + u32 sv : 1; + u32 hint : 8; +#endif + + /* dw7 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_799_784 : 16; /* */ + u32 ssn : 16; /* 【微码】【pSM】TA层切片ssn，由驱动从初始值开始计算，根据slice size=64KB进行切片计算，每个切片，ssn+1; */ +#else + u32 ssn : 16; + u32 rsvd_799_784 : 16; +#endif + + /* dw8 */ + u32 rmt_addr_h; /* 【微码】远端访问地址，用于write/read类操作； */ + + /* dw9 */ + u32 rmt_addr_l; /* 【微码】远端访问地址，用于write/read类操作； */ + + /* dw10 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_703_700 : 4; /* */ + u32 rmt_tokenid : 20; /* 【微码定义】远端tokenid,write和read类语义有效 */ + u32 rsvd_679_672 : 8; /* */ +#else + u32 rsvd_679_672 : 8; + u32 rmt_tokenid : 20; + u32 rsvd_703_700 : 4; +#endif + + /* dw11 */ + u32 token_value; /* 【微码定义】对端token value */ + + /* dw12 */ + u32 atomic_data_add_or_cmp_h; /* 用于填充TA层报文头 */ + + /* dw13 */ + u32 atomic_data_add_or_cmp_l; /* 用于填充TA层报文头 */ + + /* dw14 */ + u32 atomic_data_swp_or_msk_h; /* 用于填充TA层报文头 */ + + /* dw15 */ + u32 atomic_data_swp_or_msk_l; /* 用于填充TA层报文头 */ + + /* dw16~31 */ + u32 for_sge[16]; /* sge */ + } bs; + + u32 dw_data[32]; +} ubg_jfs_wqe_atomic_u; + +typedef union tag_ubg_jfs_wqe_send { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; /* 【RDMA FS】owner bit，驱动填写（注意时序：最后写），RDMA engine用于校验wqe是否非法， + 合法值为：WQE.owner = (Driver.sq_pi >> QPC.sq_size) & 0x1; */ + u32 ctrl_sl : 2; /* 【RDMA FS】必须填2，UBoE的控制段固定为16B */ + u32 csl : 2; /* 【RDMA FS】固定填0 */ + u32 dif_sl : 3; /* 【RDMA FS】固定填0 */ + u32 cr : 1; /* 【RDMA FS】按需填写，标识该wqe是否产生cqe，由post接口中的WR中携带 */ + u32 df : 1; /* 【RDMA FS】format of Buffer Description Section.0:carries a list of SGEs;1:carries inline data;READ/ATOMIC置0. */ + u32 va : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 tsl : 5; /* 【RDMA FS】task section length，length 16B对齐，tsl字段值=length/8 */ + u32 cf : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 wf : 1; /* 【RDMA FS】固定填0；在时延DFX场景，CPI识别到打点时，会根据匹配条件将WF字段置位，微码根据WF字段配合打点。 */ + u32 piv : 1; /* 【微码】在fast_dwqe_en使能时，在pi_on_chip时，置位该bit，微码判断合法。 */ + u32 db_en : 1; /* 【CPI FS】用于指示cpi是否敲DB到MQM,当前未使用。 */ + u32 fde : 1; /* 【PSM FS】fast_direct_wqe_en，用于标记该directWqe走pSM快路径。 */ + u32 f : 1; /* 【RDMA FS】Fast DMA Enable，指示在SQ_FETCH_WQE response API时，是否返回DMA。0：当前WQE不使能Fast DMA：当前WQE使能Fast DMA; */ + u32 drv_sl : 2; /* 【RDMA FS】固定填0； */ + u32 bdsl : 8; /* 【RDMA FS】数据段长度，单位8B，存放sge或者inline数据，变长按实际情况填写； + 携带sge case：sizeof(ub_cmd_sge_t)=16，16*seg number/8 + 携带inline数据case：inline数据长度对齐到16B后/8，align_to_16B(inline data length)/8 */ +#else + u32 bdsl : 8; + u32 drv_sl : 2; + u32 f : 1; + u32 fde : 1; + u32 db_en : 1; + u32 piv : 1; + u32 wf : 1; + u32 cf : 1; + u32 tsl : 5; + u32 va : 1; + u32 df : 1; + u32 cr : 1; + u32 dif_sl : 3; + u32 csl : 2; + u32 ctrl_sl : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cl : 4; /* 【RDMA FS】只能配置为0~5.，8B对齐，标识sq_complete_wqe时返回域段。默认配2，即返回固定16B信息。 */ + u32 vf_round : 8; /* 【软件】vf_round信息，用于校验重用,注意和wqe signature校验冲突，当前未使用wqe signature能力； */ + u32 mask_pi : 20; /* 【SM INFRA】SM使用mask PI（计算实际qsize对应的ci）生成dwqe地址用于写入SMMC， + 计算方法为：mask_pi == driver.PI & (2^sq_size - 1) & 0xffff;仅directWQE时有效。 */ +#else + u32 mask_pi : 20; + u32 vf_round : 8; + u32 cl : 4; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 service_type : 5; /* 【DoorBell】[仅direct wqe有效]固定填0x2, 注意：填写dwqe时，service_type[4:3]填写ddb=2，对应的service_type[2:0]填0. */ + u32 cos : 3; /* 【DoorBell】[仅direct wqe有效]芯片cos,初始化jetty时指定,按实际填写； */ + u32 c : 1; /* 【DoorBell】[仅direct wqe有效]填0 */ + u32 n : 1; /* 【DoorBell】[仅direct wqe有效]db是否走控制mq, jetty doorbell固定填0x0; */ + u32 ctx_size : 2; /* 【DoorBell】[仅direct wqe有效]代表ctx大小, jetty doorbell固定填0x1; */ + u32 xid : 20; /* 【DoorBell】[仅direct wqe有效]jetty number，填qpn */ +#else + u32 xid : 20; + u32 ctx_size : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 service_type : 5; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 queue_id : 4; /* 【DoorBell】[仅direct wqe有效]queue_id，用于芯片索引，默认填0。 */ + u32 db_udf : 12; /* 【Doorbell】Doorbell的udf，仅direct wqe有效。 */ + u32 pi : 16; /* 【DoorBell】[仅direct wqe有效]完整PI，为16bit. */ +#else + u32 pi : 16; + u32 db_udf : 12; + u32 queue_id : 4; +#endif + + /* dw4 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 se : 1; /* 【微码】se标记，来自于WR，用于填充TAH.se标记，用于接收侧上送事件; */ + u32 dcs_en : 1; /* 【微码】用于标记data-control separation是否使能，驱动根据wqe关联的segment是否使能数控分离置位。 */ + u32 cqe : 1; /* 【微码】正常流程标识该wqe是否需要上送cqe；flush流程不看该标记，微码强制产生cqe, 该标记当前未使用。 */ + u32 optype : 5; /* 【RDMA FS】optype，定义如下： + typedef enum UB_SQWQE_OPTYPE_E { + UB_TX_SEND = 0, tx send + UB_TX_SEND_IMMEDIATE, tx 携带立即数的send + UB_TX_SEND_INVALIDATE, tx 携带使无效指令的send + UB_TX_TA_ACK, ta ack + + UB_TX_WRITE = 4, tx write + UB_TX_WRITE_IMMEDIATE, tx 携带立即数的write + UB_TX_WRITE_NTF, tx 携带notify的write + UB_TX_ATOMIC_RSP, 原子操作的rsp + + UB_TX_READ = 8, tx read + UB_TX_READ_RSP, tx read rsponse + UB_TX_OPTYPE_RSVDA, + UB_TX_OPTYPE_RSVDB, + + UB_TX_ATOMIC_COMPARE_SWAP = 0xc, tx CAS原子操作 + UB_TX_ATOMIC_FETCH_ADD, tx ADD原子操作 + UB_TX_OPTYPE_RSVDE, + UB_TX_OPTYPE_RSVDF, + + UB_TX_OPTYPE_RSVD10, + UB_TX_OPTYPE_RSVD11, + UB_TX_OPTYPE_RSVD12, + UB_TX_OPTYPE_RSVD13, + + UB_TX_FLUSH_DMA, 数控分离排空写操作 + UB_TX_OPTYPE_RSVD15, + UB_TX_OPTYPE_RSVD16, + UB_TX_OPTYPE_RSVD17, + UB_TX_OPTYPE_RSVD18, + UB_TX_OPTYPE_RSVD19, + UB_TX_OPTYPE_RSVD1A, + UB_TX_OPTYPE_RSVD1B, + UB_TX_OPTYPE_RSVD1C, + UB_TX_OPTYPE_RSVD1D, + UB_ERR_TYPE = 0x1e, + UB_TX_OPTYPE_RSVD1F + } ub_sqwqe_optype_e; */ + u32 co : 1; /* 【微码】完成序标记，参考UB协议定义 */ + u32 eo : 2; /* 【微码】执行序标记，参考UB协议定义 */ + u32 fence : 1; /* 【微码】fence标记,只对read/atomic有效。 */ + u32 sjt : 2; /* 【微码】源jetty type，指示SJETTY代表的数据类型，参考UB协议，定义如下： + 2b00: Source JFS; + 2b01: Source Jetty; + 2b10: Destination Sequence Context; + Else: reserved。 */ + u32 vtp_type : 2; /* 【微码】vtp_type，定义如下：h2'0: TPG, h‘0x1：TP, h’0x2：vTP，h'0x3: uTP */ + u32 eid_vld : 1; /* 【微码】eid有效标记,UPI/SEID/DEID同时有效; */ + u32 tk_vld : 1; /* 【微码】tokenValue有效标记 */ + u32 ack_vld : 1; /* 【微码】response_or_taack有效，仅用于微码自产自消的wqe类型。 */ + u32 udf_vld : 1; /* 【微码】udf_vld=1表示报文中的udf_hdr有效，udf_hdr见write_udf/write_imme中定义。 */ + u32 fix_tp_en : 1; /* 【微码】fix_tp_en=1时，微码使用wqe.hinit来作为hash值选择对应tpg中的tpn. */ + u32 rsvd_874_873 : 2; /* 0 */ + u32 head : 1; /* 【微码】用于标记当前WQE为队头wqe，即当驱动通过判断ci=pi时，置位该bit，用于微码优化时延流性能，WR list时不置位。 */ + u32 jetty_round : 8; /* 【微码】jetty翻圈标记，用于TP层校验是否jetty翻圈。 */ +#else + u32 jetty_round : 8; + u32 head : 1; + u32 rsvd_874_873 : 2; + u32 fix_tp_en : 1; + u32 udf_vld : 1; + u32 ack_vld : 1; + u32 tk_vld : 1; + u32 eid_vld : 1; + u32 vtp_type : 2; + u32 sjt : 2; + u32 fence : 1; + u32 eo : 2; + u32 co : 1; + u32 optype : 5; + u32 cqe : 1; + u32 dcs_en : 1; + u32 se : 1; +#endif + + /* dw5 */ + u32 data_len; /* 【RDMA FS】wqe报文长度，按Byte单位; 注意：tp wqe中read请求时，该域段填0. */ + + /* dw6 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /* 【微码】协议定义值，由WR传入，填充到JETTYETAH中用于接收放在在jetty group场景选择目的JFR; */ + u32 sv : 1; /* 【微码】same vtp，标识两个wqe使用了相同vtp，用于TATX包率场景loop加速； */ + u32 fis : 1; /* 【微码】fast inline send标记，仅用于快路径场景。 */ + u32 djt : 2; /* 【微码】目的jetty 类型，参考UB协议，定义如下： + 0：表示Destination JFR。 + 1：表示Destination JETTY。 + 2：表示Destination JETTYGROUP。 */ + u32 vtpn : 20; /* 【微码】vtpn序列号 */ +#else + u32 vtpn : 20; + u32 djt : 2; + u32 fis : 1; + u32 sv : 1; + u32 hint : 8; +#endif + + /* dw7 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_799_784 : 16; /* */ + u32 ssn : 16; /* 【微码】【pSM】TA层切片ssn，由驱动从初始值开始计算，根据slice size=64KB进行切片计算，每个切片，ssn+1; */ +#else + u32 ssn : 16; + u32 rsvd_799_784 : 16; +#endif + + /* dw8 */ + u32 fast_inline_data; /* 【微码】fast inline data,压缩send 2B的wqe为64B后，将inline data 拷贝一份放到64B内，最大只支持4B inline,此时没有BDSL */ + + /* dw9~10 */ + u32 rsvd_735_672[2]; /* */ + + /* dw11 */ + u32 token_value; /* 对端tokenValue */ + + /* dw12 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_639_628 : 12; /* */ + u32 djtn : 20; /* 目的jetty号 */ +#else + u32 djtn : 20; + u32 rsvd_639_628 : 12; +#endif + + /* dw13~14 */ + u32 rsvd_607_528_p1[2]; /* */ + + /* dw15 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_607_528_p2 : 16; /* */ + u32 drv_timestamp : 16; /* 【微码】驱动侧生成的时间戳，用于E2E时间计算 */ +#else + u32 drv_timestamp : 16; + u32 rsvd_607_528_p2 : 16; +#endif + + /* dw16~31 */ + u32 inline_data_or_sge[16]; /* */ + } bs; + + u32 dw_data[32]; +} ubg_jfs_wqe_send_u; + +typedef union tag_ubg_jfs_wqe_send_imme { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; /* 【RDMA FS】owner bit，驱动填写（注意时序：最后写），RDMA engine用于校验wqe是否非法， + 合法值为：WQE.owner = (Driver.sq_pi >> QPC.sq_size) & 0x1; */ + u32 ctrl_sl : 2; /* 【RDMA FS】必须填2，UBoE的控制段固定为16B */ + u32 csl : 2; /* 【RDMA FS】固定填0 */ + u32 dif_sl : 3; /* 【RDMA FS】固定填0 */ + u32 cr : 1; /* 【RDMA FS】按需填写，标识该wqe是否产生cqe，由post接口中的WR中携带 */ + u32 df : 1; /* 【RDMA FS】format of Buffer Description Section.0:carries a list of SGEs;1:carries inline data;READ/ATOMIC置0. */ + u32 va : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 tsl : 5; /* 【RDMA FS】task section length，length 16B对齐，tsl字段值=length/8 */ + u32 cf : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 wf : 1; /* 【RDMA FS】固定填0；在时延DFX场景，CPI识别到打点时，会根据匹配条件将WF字段置位，微码根据WF字段配合打点。 */ + u32 piv : 1; /* 【微码】在fast_dwqe_en使能时，在pi_on_chip时，置位该bit，微码判断合法。 */ + u32 db_en : 1; /* 【CPI FS】用于指示cpi是否敲DB到MQM,当前未使用。 */ + u32 fde : 1; /* 【PSM FS】fast_direct_wqe_en，用于标记该directWqe走pSM快路径。 */ + u32 f : 1; /* 【RDMA FS】Fast DMA Enable，指示在SQ_FETCH_WQE response API时，是否返回DMA。0：当前WQE不使能Fast DMA：当前WQE使能Fast DMA; */ + u32 drv_sl : 2; /* 【RDMA FS】固定填0； */ + u32 bdsl : 8; /* 【RDMA FS】数据段长度，单位8B，存放sge或者inline数据，变长按实际情况填写； + 携带sge case：sizeof(ub_cmd_sge_t)=16，16*seg number/8 + 携带inline数据case：inline数据长度对齐到16B后/8，align_to_16B(inline data length)/8 */ +#else + u32 bdsl : 8; + u32 drv_sl : 2; + u32 f : 1; + u32 fde : 1; + u32 db_en : 1; + u32 piv : 1; + u32 wf : 1; + u32 cf : 1; + u32 tsl : 5; + u32 va : 1; + u32 df : 1; + u32 cr : 1; + u32 dif_sl : 3; + u32 csl : 2; + u32 ctrl_sl : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cl : 4; /* 【RDMA FS】只能配置为0~5.，8B对齐，标识sq_complete_wqe时返回域段。默认配2，即返回固定16B信息。 */ + u32 vf_round : 8; /* 【软件】vf_round信息，用于校验重用,注意和wqe signature校验冲突，当前未使用wqe signature能力； */ + u32 mask_pi : 20; /* 【SM INFRA】SM使用mask PI（计算实际qsize对应的ci）生成dwqe地址用于写入SMMC， + 计算方法为：mask_pi == driver.PI & (2^sq_size - 1) & 0xffff;仅directWQE时有效。 */ +#else + u32 mask_pi : 20; + u32 vf_round : 8; + u32 cl : 4; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 service_type : 5; /* 【DoorBell】[仅direct wqe有效]固定填0x2, 注意：填写dwqe时，service_type[4:3]填写ddb=2，对应的service_type[2:0]填0. */ + u32 cos : 3; /* 【DoorBell】[仅direct wqe有效]芯片cos,初始化jetty时指定,按实际填写； */ + u32 c : 1; /* 【DoorBell】[仅direct wqe有效]填0 */ + u32 n : 1; /* 【DoorBell】[仅direct wqe有效]db是否走控制mq, jetty doorbell固定填0x0; */ + u32 ctx_size : 2; /* 【DoorBell】[仅direct wqe有效]代表ctx大小, jetty doorbell固定填0x1; */ + u32 xid : 20; /* 【DoorBell】[仅direct wqe有效]jetty number，填qpn */ +#else + u32 xid : 20; + u32 ctx_size : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 service_type : 5; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 queue_id : 4; /* 【DoorBell】[仅direct wqe有效]queue_id，用于芯片索引，默认填0。 */ + u32 db_udf : 12; /* 【Doorbell】Doorbell的udf，仅direct wqe有效。 */ + u32 pi : 16; /* 【DoorBell】[仅direct wqe有效]完整PI，为16bit. */ +#else + u32 pi : 16; + u32 db_udf : 12; + u32 queue_id : 4; +#endif + + /* dw4 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 se : 1; /* 【微码】se标记，来自于WR，用于填充TAH.se标记，用于接收侧上送事件; */ + u32 dcs_en : 1; /* 【微码】用于标记data-control separation是否使能，驱动根据wqe关联的segment是否使能数控分离置位。 */ + u32 cqe : 1; /* 【微码】正常流程标识该wqe是否需要上送cqe；flush流程不看该标记，微码强制产生cqe, 该标记当前未使用。 */ + u32 optype : 5; /* 【RDMA FS】optype，定义如下： + typedef enum UB_SQWQE_OPTYPE_E { + UB_TX_SEND = 0, tx send + UB_TX_SEND_IMMEDIATE, tx 携带立即数的send + UB_TX_SEND_INVALIDATE, tx 携带使无效指令的send + UB_TX_TA_ACK, ta ack + + UB_TX_WRITE = 4, tx write + UB_TX_WRITE_IMMEDIATE, tx 携带立即数的write + UB_TX_WRITE_NTF, tx 携带notify的write + UB_TX_ATOMIC_RSP, 原子操作的rsp + + UB_TX_READ = 8, tx read + UB_TX_READ_RSP, tx read rsponse + UB_TX_OPTYPE_RSVDA, + UB_TX_OPTYPE_RSVDB, + + UB_TX_ATOMIC_COMPARE_SWAP = 0xc, tx CAS原子操作 + UB_TX_ATOMIC_FETCH_ADD, tx ADD原子操作 + UB_TX_OPTYPE_RSVDE, + UB_TX_OPTYPE_RSVDF, + + UB_TX_OPTYPE_RSVD10, + UB_TX_OPTYPE_RSVD11, + UB_TX_OPTYPE_RSVD12, + UB_TX_OPTYPE_RSVD13, + + UB_TX_FLUSH_DMA, 数控分离排空写操作 + UB_TX_OPTYPE_RSVD15, + UB_TX_OPTYPE_RSVD16, + UB_TX_OPTYPE_RSVD17, + UB_TX_OPTYPE_RSVD18, + UB_TX_OPTYPE_RSVD19, + UB_TX_OPTYPE_RSVD1A, + UB_TX_OPTYPE_RSVD1B, + UB_TX_OPTYPE_RSVD1C, + UB_TX_OPTYPE_RSVD1D, + UB_ERR_TYPE = 0x1e, + UB_TX_OPTYPE_RSVD1F + } ub_sqwqe_optype_e; */ + u32 co : 1; /* 【微码】完成序标记，参考UB协议定义 */ + u32 eo : 2; /* 【微码】执行序标记，参考UB协议定义 */ + u32 fence : 1; /* 【微码】fence标记,只对read/atomic有效。 */ + u32 sjt : 2; /* 【微码】源jetty type，指示SJETTY代表的数据类型，参考UB协议，定义如下： + 2b00: Source JFS; + 2b01: Source Jetty; + 2b10: Destination Sequence Context; + Else: reserved。 */ + u32 vtp_type : 2; /* 【微码】vtp_type，定义如下：h2'0: TPG, h‘0x1：TP, h’0x2：vTP，h'0x3: uTP */ + u32 eid_vld : 1; /* 【微码】eid有效标记,UPI/SEID/DEID同时有效; */ + u32 tk_vld : 1; /* 【微码】tokenValue有效标记 */ + u32 ack_vld : 1; /* 【微码】response_or_taack有效，仅用于微码自产自消的wqe类型。 */ + u32 udf_vld : 1; /* 【微码】udf_vld=1表示报文中的udf_hdr有效，udf_hdr见write_udf/write_imme中定义。 */ + u32 fix_tp_en : 1; /* 【微码】fix_tp_en=1时，微码使用wqe.hinit来作为hash值选择对应tpg中的tpn. */ + u32 rsvd_874_873 : 2; /* 0 */ + u32 head : 1; /* 【微码】用于标记当前WQE为队头wqe，即当驱动通过判断ci=pi时，置位该bit，用于微码优化时延流性能，WR list时不置位。 */ + u32 jetty_round : 8; /* 【微码】jetty翻圈标记，用于TP层校验是否jetty翻圈。 */ +#else + u32 jetty_round : 8; + u32 head : 1; + u32 rsvd_874_873 : 2; + u32 fix_tp_en : 1; + u32 udf_vld : 1; + u32 ack_vld : 1; + u32 tk_vld : 1; + u32 eid_vld : 1; + u32 vtp_type : 2; + u32 sjt : 2; + u32 fence : 1; + u32 eo : 2; + u32 co : 1; + u32 optype : 5; + u32 cqe : 1; + u32 dcs_en : 1; + u32 se : 1; +#endif + + /* dw5 */ + u32 data_len; /* 【RDMA FS】wqe报文长度，按Byte单位; 注意：tp wqe中read请求时，该域段填0. */ + + /* dw6 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /* 【微码】协议定义值，由WR传入，填充到JETTYETAH中用于接收放在在jetty group场景选择目的JFR; */ + u32 sv : 1; /* 【微码】same vtp，标识两个wqe使用了相同vtp，用于TATX包率场景loop加速； */ + u32 rsvd_822_822 : 1; /* 0 */ + u32 djt : 2; /* 【微码】目的jetty 类型，参考UB协议，定义如下： + 0：表示Destination JFR。 + 1：表示Destination JETTY。 + 2：表示Destination JETTYGROUP。 */ + u32 vtpn : 20; /* 【微码】vtpn序列号 */ +#else + u32 vtpn : 20; + u32 djt : 2; + u32 rsvd_822_822 : 1; + u32 sv : 1; + u32 hint : 8; +#endif + + /* dw7 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_799_784 : 16; /* 【微码】用于david直通或主机侧多路场景，查询mptc获取DATA DMA的data fe, 用于数据面DMA; */ + u32 ssn : 16; /* 【微码】【pSM】TA层切片ssn，由驱动从初始值开始计算，根据slice size=64KB进行切片计算，每个切片，ssn+1; */ +#else + u32 ssn : 16; + u32 rsvd_799_784 : 16; +#endif + + /* dw8~10 */ + u32 rsvd_767_672[3]; /* */ + + /* dw11 */ + u32 token_value; /* 对端tokenValue */ + + /* dw12 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_639_628 : 12; /* */ + u32 djtn : 20; /* 目的jetty号，用于填充报文头 */ +#else + u32 djtn : 20; + u32 rsvd_639_628 : 12; +#endif + + /* dw13 */ + u32 imme_data_h; /* 立即数，用于填充报文头 */ + + /* dw14 */ + u32 imme_data_l; /* 立即数，用于填充报文头 */ + + /* dw15 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_543_528 : 16; /* */ + u32 drv_timestamp : 16; /* 驱动侧时间戳，预留用于时延打点 */ +#else + u32 drv_timestamp : 16; + u32 rsvd_543_528 : 16; +#endif + + /* dw16~31 */ + u32 inline_data_or_sge[16]; /* */ + } bs; + + u32 dw_data[32]; +} ubg_jfs_wqe_send_imme_u; + +typedef union tag_ubg_jfs_wqe_send_invalid { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; /* 【RDMA FS】owner bit，驱动填写（注意时序：最后写），RDMA engine用于校验wqe是否非法， + 合法值为：WQE.owner = (Driver.sq_pi >> QPC.sq_size) & 0x1; */ + u32 ctrl_sl : 2; /* 【RDMA FS】必须填2，UBoE的控制段固定为16B */ + u32 csl : 2; /* 【RDMA FS】固定填0 */ + u32 dif_sl : 3; /* 【RDMA FS】固定填0 */ + u32 cr : 1; /* 【RDMA FS】按需填写，标识该wqe是否产生cqe，由post接口中的WR中携带 */ + u32 df : 1; /* 【RDMA FS】format of Buffer Description Section.0:carries a list of SGEs;1:carries inline data;READ/ATOMIC置0. */ + u32 va : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 tsl : 5; /* 【RDMA FS】task section length，length 16B对齐，tsl字段值=length/8 */ + u32 cf : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 wf : 1; /* 【RDMA FS】固定填0；在时延DFX场景，CPI识别到打点时，会根据匹配条件将WF字段置位，微码根据WF字段配合打点。 */ + u32 piv : 1; /* 【微码】在fast_dwqe_en使能时，在pi_on_chip时，置位该bit，微码判断合法。 */ + u32 db_en : 1; /* 【CPI FS】用于指示cpi是否敲DB到MQM,当前未使用。 */ + u32 fde : 1; /* 【PSM FS】fast_direct_wqe_en，用于标记该directWqe走pSM快路径。 */ + u32 f : 1; /* 【RDMA FS】Fast DMA Enable，指示在SQ_FETCH_WQE response API时，是否返回DMA。0：当前WQE不使能Fast DMA：当前WQE使能Fast DMA; */ + u32 drv_sl : 2; /* 【RDMA FS】固定填0； */ + u32 bdsl : 8; /* 【RDMA FS】数据段长度，单位8B，存放sge或者inline数据，变长按实际情况填写； + 携带sge case：sizeof(ub_cmd_sge_t)=16，16*seg number/8 + 携带inline数据case：inline数据长度对齐到16B后/8，align_to_16B(inline data length)/8 */ +#else + u32 bdsl : 8; + u32 drv_sl : 2; + u32 f : 1; + u32 fde : 1; + u32 db_en : 1; + u32 piv : 1; + u32 wf : 1; + u32 cf : 1; + u32 tsl : 5; + u32 va : 1; + u32 df : 1; + u32 cr : 1; + u32 dif_sl : 3; + u32 csl : 2; + u32 ctrl_sl : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cl : 4; /* 【RDMA FS】只能配置为0~5.，8B对齐，标识sq_complete_wqe时返回域段。默认配2，即返回固定16B信息。 */ + u32 vf_round : 8; /* 【软件】vf_round信息，用于校验重用,注意和wqe signature校验冲突，当前未使用wqe signature能力； */ + u32 mask_pi : 20; /* 【SM INFRA】SM使用mask PI（计算实际qsize对应的ci）生成dwqe地址用于写入SMMC， + 计算方法为：mask_pi == driver.PI & (2^sq_size - 1) & 0xffff;仅directWQE时有效。 */ +#else + u32 mask_pi : 20; + u32 vf_round : 8; + u32 cl : 4; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 service_type : 5; /* 【DoorBell】[仅direct wqe有效]固定填0x2, 注意：填写dwqe时，service_type[4:3]填写ddb=2，对应的service_type[2:0]填0. */ + u32 cos : 3; /* 【DoorBell】[仅direct wqe有效]芯片cos,初始化jetty时指定,按实际填写； */ + u32 c : 1; /* 【DoorBell】[仅direct wqe有效]填0 */ + u32 n : 1; /* 【DoorBell】[仅direct wqe有效]db是否走控制mq, jetty doorbell固定填0x0; */ + u32 ctx_size : 2; /* 【DoorBell】[仅direct wqe有效]代表ctx大小, jetty doorbell固定填0x1; */ + u32 xid : 20; /* 【DoorBell】[仅direct wqe有效]jetty number，填qpn */ +#else + u32 xid : 20; + u32 ctx_size : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 service_type : 5; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 queue_id : 4; /* 【DoorBell】[仅direct wqe有效]queue_id，用于芯片索引，默认填0。 */ + u32 db_udf : 12; /* 【Doorbell】Doorbell的udf，仅direct wqe有效。 */ + u32 pi : 16; /* 【DoorBell】[仅direct wqe有效]完整PI，为16bit. */ +#else + u32 pi : 16; + u32 db_udf : 12; + u32 queue_id : 4; +#endif + + /* dw4 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 se : 1; /* 【微码】se标记，来自于WR，用于填充TAH.se标记，用于接收侧上送事件; */ + u32 dcs_en : 1; /* 【微码】用于标记data-control separation是否使能，驱动根据wqe关联的segment是否使能数控分离置位。 */ + u32 cqe : 1; /* 【微码】正常流程标识该wqe是否需要上送cqe；flush流程不看该标记，微码强制产生cqe, 该标记当前未使用。 */ + u32 optype : 5; /* 【RDMA FS】optype，定义如下： + typedef enum UB_SQWQE_OPTYPE_E { + UB_TX_SEND = 0, tx send + UB_TX_SEND_IMMEDIATE, tx 携带立即数的send + UB_TX_SEND_INVALIDATE, tx 携带使无效指令的send + UB_TX_TA_ACK, ta ack + + UB_TX_WRITE = 4, tx write + UB_TX_WRITE_IMMEDIATE, tx 携带立即数的write + UB_TX_WRITE_NTF, tx 携带notify的write + UB_TX_ATOMIC_RSP, 原子操作的rsp + + UB_TX_READ = 8, tx read + UB_TX_READ_RSP, tx read rsponse + UB_TX_OPTYPE_RSVDA, + UB_TX_OPTYPE_RSVDB, + + UB_TX_ATOMIC_COMPARE_SWAP = 0xc, tx CAS原子操作 + UB_TX_ATOMIC_FETCH_ADD, tx ADD原子操作 + UB_TX_OPTYPE_RSVDE, + UB_TX_OPTYPE_RSVDF, + + UB_TX_OPTYPE_RSVD10, + UB_TX_OPTYPE_RSVD11, + UB_TX_OPTYPE_RSVD12, + UB_TX_OPTYPE_RSVD13, + + UB_TX_FLUSH_DMA, 数控分离排空写操作 + UB_TX_OPTYPE_RSVD15, + UB_TX_OPTYPE_RSVD16, + UB_TX_OPTYPE_RSVD17, + UB_TX_OPTYPE_RSVD18, + UB_TX_OPTYPE_RSVD19, + UB_TX_OPTYPE_RSVD1A, + UB_TX_OPTYPE_RSVD1B, + UB_TX_OPTYPE_RSVD1C, + UB_TX_OPTYPE_RSVD1D, + UB_ERR_TYPE = 0x1e, + UB_TX_OPTYPE_RSVD1F + } ub_sqwqe_optype_e; */ + u32 co : 1; /* 【微码】完成序标记，参考UB协议定义 */ + u32 eo : 2; /* 【微码】执行序标记，参考UB协议定义 */ + u32 fence : 1; /* 【微码】fence标记,只对read/atomic有效。 */ + u32 sjt : 2; /* 【微码】源jetty type，指示SJETTY代表的数据类型，参考UB协议，定义如下： + 2b00: Source JFS; + 2b01: Source Jetty; + 2b10: Destination Sequence Context; + Else: reserved。 */ + u32 vtp_type : 2; /* 【微码】vtp_type，定义如下：h2'0: TPG, h‘0x1：TP, h’0x2：vTP，h'0x3: uTP */ + u32 eid_vld : 1; /* 【微码】eid有效标记,UPI/SEID/DEID同时有效; */ + u32 tk_vld : 1; /* 【微码】tokenValue有效标记 */ + u32 ack_vld : 1; /* 【微码】response_or_taack有效，仅用于微码自产自消的wqe类型。 */ + u32 udf_vld : 1; /* 【微码】udf_vld=1表示报文中的udf_hdr有效，udf_hdr见write_udf/write_imme中定义。 */ + u32 fix_tp_en : 1; /* 【微码】fix_tp_en=1时，微码使用wqe.hinit来作为hash值选择对应tpg中的tpn. */ + u32 rsvd_874_873 : 2; /* */ + u32 head : 1; /* 【微码】用于标记当前WQE为队头wqe，即当驱动通过判断ci=pi时，置位该bit，用于微码优化时延流性能，WR list时不置位。 */ + u32 jetty_round : 8; /* 【微码】jetty翻圈标记，用于TP层校验是否jetty翻圈。 */ +#else + u32 jetty_round : 8; + u32 head : 1; + u32 rsvd_874_873 : 2; + u32 fix_tp_en : 1; + u32 udf_vld : 1; + u32 ack_vld : 1; + u32 tk_vld : 1; + u32 eid_vld : 1; + u32 vtp_type : 2; + u32 sjt : 2; + u32 fence : 1; + u32 eo : 2; + u32 co : 1; + u32 optype : 5; + u32 cqe : 1; + u32 dcs_en : 1; + u32 se : 1; +#endif + + /* dw5 */ + u32 data_len; /* 【RDMA FS】wqe报文长度，按Byte单位; 注意：tp wqe中read请求时，该域段填0. */ + + /* dw6 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /* 【微码】协议定义值，由WR传入，填充到JETTYETAH中用于接收放在在jetty group场景选择目的JFR; */ + u32 sv : 1; /* 【微码】same vtp，标识两个wqe使用了相同vtp，用于TATX包率场景loop加速； */ + u32 rsvd_822_822 : 1; /* */ + u32 djt : 2; /* 【微码】目的jetty 类型，参考UB协议，定义如下： + 0：表示Destination JFR。 + 1：表示Destination JETTY。 + 2：表示Destination JETTYGROUP。 */ + u32 vtpn : 20; /* 【微码】vtpn序列号 */ +#else + u32 vtpn : 20; + u32 djt : 2; + u32 rsvd_822_822 : 1; + u32 sv : 1; + u32 hint : 8; +#endif + + /* dw7 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_799_784 : 16; /* */ + u32 ssn : 16; /* 【微码】【pSM】TA层切片ssn，由驱动从初始值开始计算，根据slice size=64KB进行切片计算，每个切片，ssn+1; */ +#else + u32 ssn : 16; + u32 rsvd_799_784 : 16; +#endif + + /* dw8~9 */ + u32 rsvd_767_700_p1[2]; /* */ + + /* dw10 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_767_700_p2 : 4; /* */ + u32 invalid_tokenid : 20; /* invalid tokenid用于填充报文头 */ + u32 rsvd_679_672 : 8; /* */ +#else + u32 rsvd_679_672 : 8; + u32 invalid_tokenid : 20; + u32 rsvd_767_700_p2 : 4; +#endif + + /* dw11 */ + u32 token_value; /* 用于JFR校验token value */ + + /* dw12 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_639_628 : 12; /* */ + u32 djtn : 20; /* 目的jetty号，用于填充报文头; */ +#else + u32 djtn : 20; + u32 rsvd_639_628 : 12; +#endif + + /* dw13~14 */ + u32 rsvd_607_544[2]; /* */ + + /* dw15 */ + u32 invalid_token_value; /* inline对应MR的token Value */ + + /* dw16~31 */ + u32 inline_data_or_sge[16]; /* 数据或sge */ + } bs; + + u32 dw_data[32]; +} ubg_jfs_wqe_send_invalid_u; + +typedef union tag_ubg_jfrc_wqe { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; /* 【RDMA FS】owner bit，驱动填写（注意时序：最后写），RDMA engine用于校验wqe是否非法， + 合法值为：WQE.owner = (Driver.sq_pi >> QPC.sq_size) & 0x1; */ + u32 ctrl_sl : 2; /* 【RDMA FS】必须填2，UBoE的控制段固定为16B */ + u32 csl : 2; /* 【RDMA FS】固定填0 */ + u32 dif_sl : 3; /* 【RDMA FS】固定填0 */ + u32 cr : 1; /* 【RDMA FS】按需填写，标识该wqe是否产生cqe，由post接口中的WR中携带 */ + u32 df : 1; /* 【RDMA FS】format of Buffer Description Section.0:carries a list of SGEs;1:carries inline data;READ/ATOMIC置0. */ + u32 va : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 tsl : 5; /* 【RDMA FS】task section length，length 16B对齐，tsl字段值=length/8 */ + u32 cf : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 wf : 1; /* 【RDMA FS】固定填0；在时延DFX场景，CPI识别到打点时，会根据匹配条件将WF字段置位，微码根据WF字段配合打点。 */ + u32 piv : 1; /* 【微码】在fast_dwqe_en使能时，在pi_on_chip时，置位该bit，微码判断合法。 */ + u32 db_en : 1; /* 【CPI FS】用于指示cpi是否敲DB到MQM,当前未使用。 */ + u32 fde : 1; /* 【PSM FS】fast_direct_wqe_en，用于标记该directWqe走pSM快路径。 */ + u32 f : 1; /* 【RDMA FS】Fast DMA Enable，指示在SQ_FETCH_WQE response API时，是否返回DMA。0：当前WQE不使能Fast DMA：当前WQE使能Fast DMA; */ + u32 drv_sl : 2; /* 【RDMA FS】固定填0； */ + u32 bdsl : 8; /* 【RDMA FS】数据段长度，单位8B，存放sge或者inline数据，变长按实际情况填写； + 携带sge case：sizeof(ub_cmd_sge_t)=16，16*seg number/8 + 携带inline数据case：inline数据长度对齐到16B后/8，align_to_16B(inline data length)/8 */ +#else + u32 bdsl : 8; + u32 drv_sl : 2; + u32 f : 1; + u32 fde : 1; + u32 db_en : 1; + u32 piv : 1; + u32 wf : 1; + u32 cf : 1; + u32 tsl : 5; + u32 va : 1; + u32 df : 1; + u32 cr : 1; + u32 dif_sl : 3; + u32 csl : 2; + u32 ctrl_sl : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cl : 4; /* 【RDMA FS】只能配置为0~5.，8B对齐，标识sq_complete_wqe时返回域段。默认配2，即返回固定16B信息。 */ + u32 vf_round : 8; /* 【软件】vf_round信息，用于校验重用,注意和wqe signature校验冲突，当前未使用wqe signature能力； */ + u32 rsvd_979_896_p1 : 20; /* */ +#else + u32 rsvd_979_896_p1 : 20; + u32 vf_round : 8; + u32 cl : 4; +#endif + + /* dw2~3 */ + u32 rsvd_979_896_p2[2]; /* */ + + /* dw4 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 se : 1; /* 【微码】se标记，来自于WR，用于填充TAH.se标记，用于接收侧上送事件; */ + u32 dcs_en : 1; /* 【微码】用于标记data-control separation是否使能，驱动根据wqe关联的segment是否使能数控分离置位。 */ + u32 cqe : 1; /* 【微码】正常流程标识该wqe是否需要上送cqe；flush流程不看该标记，微码强制产生cqe, 该标记当前未使用。 */ + u32 optype : 5; /* 【RDMA FS】optype，定义如下： + typedef enum UB_SQWQE_OPTYPE_E { + UB_TX_SEND = 0, tx send + UB_TX_SEND_IMMEDIATE, tx 携带立即数的send + UB_TX_SEND_INVALIDATE, tx 携带使无效指令的send + UB_TX_TA_ACK, ta ack + + UB_TX_WRITE = 4, tx write + UB_TX_WRITE_IMMEDIATE, tx 携带立即数的write + UB_TX_WRITE_NTF, tx 携带notify的write + UB_TX_ATOMIC_RSP, 原子操作的rsp + + UB_TX_READ = 8, tx read + UB_TX_READ_RSP, tx read rsponse + UB_TX_OPTYPE_RSVDA, + UB_TX_OPTYPE_RSVDB, + + UB_TX_ATOMIC_COMPARE_SWAP = 0xc, tx CAS原子操作 + UB_TX_ATOMIC_FETCH_ADD, tx ADD原子操作 + UB_TX_OPTYPE_RSVDE, + UB_TX_OPTYPE_RSVDF, + + UB_TX_OPTYPE_RSVD10, + UB_TX_OPTYPE_RSVD11, + UB_TX_OPTYPE_RSVD12, + UB_TX_OPTYPE_RSVD13, + + UB_TX_FLUSH_DMA, 数控分离排空写操作 + UB_TX_OPTYPE_RSVD15, + UB_TX_OPTYPE_RSVD16, + UB_TX_OPTYPE_RSVD17, + UB_TX_OPTYPE_RSVD18, + UB_TX_OPTYPE_RSVD19, + UB_TX_OPTYPE_RSVD1A, + UB_TX_OPTYPE_RSVD1B, + UB_TX_OPTYPE_RSVD1C, + UB_TX_OPTYPE_RSVD1D, + UB_ERR_TYPE = 0x1e, + UB_TX_OPTYPE_RSVD1F + } ub_sqwqe_optype_e; */ + u32 co : 1; /* 【微码】完成序标记，参考UB协议定义 */ + u32 eo : 2; /* 【微码】执行序标记，参考UB协议定义 */ + u32 fence : 1; /* 【微码】fence标记,只对read/atomic有效。 */ + u32 sjt : 2; /* 【微码】源jetty type，指示SJETTY代表的数据类型，参考UB协议，定义如下： + 2b00: Source JFS; + 2b01: Source Jetty; + 2b10: Destination Sequence Context; + Else: reserved。 */ + u32 vtp_type : 2; /* 【微码】vtp_type，定义如下：h2'0: TPG, h‘0x1：TP, h’0x2：vTP，h'0x3: uTP */ + u32 eid_vld : 1; /* 【微码】eid有效标记,UPI/SEID/DEID同时有效; */ + u32 tk_vld : 1; /* 【微码】tokenValue有效标记 */ + u32 ack_vld : 1; /* 【微码】response_or_taack有效，仅用于微码自产自消的wqe类型。 */ + u32 udf_vld : 1; /* 【微码】udf_vld=1表示报文中的udf_hdr有效，udf_hdr见write_udf/write_imme中定义。 */ + u32 fix_tp_en : 1; /* 【微码】fix_tp_en=1时，微码使用wqe.hinit来作为hash值选择对应tpg中的tpn. */ + u32 rsvd_874_873 : 2; /* 0 */ + u32 head : 1; /* 【微码】用于标记当前WQE为队头wqe，即当驱动通过判断ci=pi时，置位该bit，用于微码优化时延流性能，WR list时不置位。 */ + u32 jetty_round : 8; /* 【微码】jetty翻圈标记，用于TP层校验是否jetty翻圈。 */ +#else + u32 jetty_round : 8; + u32 head : 1; + u32 rsvd_874_873 : 2; + u32 fix_tp_en : 1; + u32 udf_vld : 1; + u32 ack_vld : 1; + u32 tk_vld : 1; + u32 eid_vld : 1; + u32 vtp_type : 2; + u32 sjt : 2; + u32 fence : 1; + u32 eo : 2; + u32 co : 1; + u32 optype : 5; + u32 cqe : 1; + u32 dcs_en : 1; + u32 se : 1; +#endif + + /* dw5 */ + u32 data_len; /* 【RDMA FS】wqe报文长度，按Byte单位; 注意：tp wqe中read请求时，该域段填0. */ + + /* dw6 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /* 【微码】协议定义值，由WR传入，填充到JETTYETAH中用于接收放在在jetty group场景选择目的JFR; */ + u32 sv : 1; /* 【微码】same vtp，标识两个wqe使用了相同vtp，用于TATX包率场景loop加速； */ + u32 rsvd_822_822 : 1; /* 0 */ + u32 djt : 2; /* 【微码】目的jetty 类型，参考UB协议，定义如下： + 0：表示Destination JFR。 + 1：表示Destination JETTY。 + 2：表示Destination JETTYGROUP。 */ + u32 tpgn : 20; /* 【微码】用于查询TPGC获取tp相关信息如cos/db_udf等； */ +#else + u32 tpgn : 20; + u32 djt : 2; + u32 rsvd_822_822 : 1; + u32 sv : 1; + u32 hint : 8; +#endif + + /* dw7 */ + u32 udf_hdr; /* UDF值，用于填充UDF header */ + + /* dw8 */ + u32 local_data_addr_h; /* read/atomic操作地址 */ + + /* dw9 */ + u32 local_data_addr_l; /* read/atomic操作地址 */ + + /* dw10 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_703_700 : 4; /* */ + u32 local_tokenid : 20; /* tokenid */ + u32 rsvd_679_672 : 8; /* */ +#else + u32 rsvd_679_672 : 8; + u32 local_tokenid : 20; + u32 rsvd_703_700 : 4; +#endif + + /* dw11 */ + u32 token_value; /* tokenvalue */ + + /* dw12 */ + u32 atomic_data_or_add_or_cmp_h; /* atomic数据 */ + + /* dw13 */ + u32 atomic_data_or_add_or_cmp_l; /* atomic数据 */ + + /* dw14 */ + u32 atomic_data_swp_or_msk_h; /* atomic数据 */ + + /* dw15 */ + u32 atomic_data_swp_or_msk_l; /* atomic数据 */ + + /* dw16 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_511_500 : 12; /* */ + u32 sjtn : 20; /* 来自于报文头，src jetty号 */ +#else + u32 sjtn : 20; + u32 rsvd_511_500 : 12; +#endif + + /* dw17 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 taid : 16; /* read/atomic报文taidetah中携带的TAID */ + u32 ssn : 16; /* 来自于报文头，ssn */ +#else + u32 ssn : 16; + u32 taid : 16; +#endif + + /* dw18 */ + u32 offset; /* 来源于报文头，表示taid对应wqe的偏移值,单位固定为1KB */ + + /* dw19 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_415_404 : 12; /* */ + u32 tpn : 20; /* 用于发送response或taack的tpn. */ +#else + u32 tpn : 20; + u32 rsvd_415_404 : 12; +#endif + + /* dw20~21 */ + u32 rsvd_383_320[2]; /* */ + + /* dw22 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsp_st : 3; /* 用于填充TA层报文头 */ + u32 rsp_info : 5; /* 用于填充TA层报文头 */ + u32 limit_color : 2; /* 用于整机限速标记 */ + u32 rsvd_309_288 : 22; /* */ +#else + u32 rsvd_309_288 : 22; + u32 limit_color : 2; + u32 rsp_info : 5; + u32 rsp_st : 3; +#endif + + /* dw23 */ + u32 upi; /* 用于填充报文头 */ + + /* dw24~27 */ + u32 seid[4]; /* 用于填充报文头 */ + + /* dw28~31 */ + u32 deid[4]; /* 用于填充报文头 */ + } bs; + + u32 dw_data[32]; +} ubg_jfrc_wqe_u; + +typedef union tag_ubg_jfc_cqe { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; /* 合法值：CQE.owner = (CQC.cq_pi >> CQC.cq_size)&0x1 */ + u32 size : 2; /* 固定填3，代表64B CQE */ + u32 s_r : 1; /* 1'b1: 发送cqe，1'b0: 接收cqe: + enum UB_CQE_TYPE_E { + UB_RQ_CQE = 0, recieve queue element: 0 + UB_SQ_CQE send queue element: 1 + } */ + u32 status : 8; /* 0x00 — OK(no error); + 0x01 — Unsupported Opcode + 0x02 — Local Operation Error + 0x03 — Remote Operation Error + 0x04 — Transaction Retry Counter Exceeded + 0x05 — Transaction ACK Timeout + 0x06 — Jetty Work Request Flushed（非异常） + Others: Reserved + 备注：JFS 场景1815E根据非零判断后，不再做硬件加速；JFR 将不将队列置错，透传错误给微码。 */ + u32 tpgn : 20; /* tpg number，当前未使用。 */ +#else + u32 tpgn : 20; + u32 status : 8; + u32 s_r : 1; + u32 size : 2; + u32 o : 1; +#endif + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 optype : 5; /* enum UB_CQE_RQ_OPTYPE_E { + UB_CQE_RQ_OPTYPE_WRITE_IMMEDIATE = 0, optype: write with immediate data + UB_CQE_RQ_OPTYPE_SEND, optype: send + UB_CQE_RQ_OPTYPE_SEND_IMMEDIATE, optype: send with immediate data + UB_CQE_RQ_OPTYPE_SEND_INVALIDATE, optype: send with invalidate + UB_CQE_RQ_OPTYPE_WRITE, optype: write + UB_CQE_RQ_OPTYPE_READ, optype: read + UB_CQE_RQ_OPTYPE_FLUSH_WRITE 指示CQE是David HBM直通场景按需排空WR + } */ + u32 ts : 1; /* 标识ee_timestamp是否有效，微码透传 */ + u32 inline_flag : 1; /* 指示inline data是否有效（注意：inline data最大支持4Bytes） */ + u32 flush_done : 1; /* 标识flush_done，发送CQE用于标识硬件部分flush完毕， 接收CQE用于标识下软件flush边界； + 备注：1815E收到该标记后，后续此队列的所有CQE均送微码处理，不再做硬件加速。 */ + u32 fake : 1; /* fake标记，标识当前cqe为无中生有，用于产生flush done CQE; + 注：1815E处理同flush done。 */ + u32 rsvd_470_464 : 7; /* */ + u32 wqebb_idx_or_ci : 16; /* s_r=1时，代表发送侧cqe，此时代表发送侧wqebb_cnt即ci;s_r=0时，代表接收侧cqe,此时代表wqebb_idx + （非container index，注意RQ_RXDMA时,微码需要使用container index） */ +#else + u32 wqebb_idx_or_ci : 16; + u32 rsvd_470_464 : 7; + u32 fake : 1; + u32 flush_done : 1; + u32 inline_flag : 1; + u32 ts : 1; + u32 optype : 5; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_447_445 : 3; /* */ + u32 rtt_vld : 1; /* 标识当前cqe是否携带ta_rtt值，ta rtt定义为微码取wqe到ack回来的芯片时间差，以us为单位。 */ + u32 sub_status : 8; /* CQE的完成子状态, 参考UB协议。 + Status=Local Operation Error时，Sub-Status含义如下： + 0x01 — Local Length Error。 + 0x02 — Local Access Error。 + 0x03 — Remote Response Length Error。 + 0x04 — Local Data Poison。 + 0x05— Flush WR Error (DavidHBM直通按需排空WR执行失败) + Status=Remote Operation Error时，Sub-Status含义如下： + 0x01 — Remote Unsupported Request。 + 0x02 — Remote Access Abort。 + 0x04 — Remote Data Poison。 + 其他错误场景Status非零场景时，Sub-Status此时无含义。默认应赋值为0。 */ + u32 remote_jetty : 20; /* 源端jetty号，取自报文头src jetty */ +#else + u32 remote_jetty : 20; + u32 sub_status : 8; + u32 rtt_vld : 1; + u32 rsvd_447_445 : 3; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 dcs_idx : 8; /* 用于数控分离场景，上送tpn[7:0]给业务软件如HCCL，用于后续配合随路排空。 */ + u32 rsvd_407_404 : 4; /* */ + u32 local_jetty : 20; /* 接收侧：用于jetty类型接收，填写网络报文携带的jetty号;请求侧：发送请求的jetty号； */ +#else + u32 local_jetty : 20; + u32 rsvd_407_404 : 4; + u32 dcs_idx : 8; +#endif + + /* dw4 */ + u32 msg_length; /* 消息长度，单位为Byte */ + + /* dw5 */ + u32 usr_data_h; /* 自定义数据，当前未使用，15E取[19:0]作为global_qpn_mode0; */ + + /* dw6 */ + u32 usr_data_l; /* 自定义数据，当前未使用，15E取[19:0]作为global_qpn_mode1; */ + + /* dw7~10 */ + u32 rmt_eid0[4]; /* 报文中携带的seid */ + + /* dw11 */ + u32 imme_data_h; /* 报文中携带的立即数高32bit */ + + /* dw12 */ + u32 imme_data_l; /* 报文中携带的立即数低32bit */ + + /* dw13 */ + u32 inline_data; /* inline数据，在inline_flag=1时有效； */ + + /* dw14 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 drv_timestamp : 16; /* 用于携带网络侧携带的时间戳（E2E时延DFX打点），RQ CQE有效。 */ + u32 ta_rtt : 16; /* ta rtt，用于记录TA wqe从TA层调度出去到TAACK报文回来时消耗的时间，以us为单位 */ +#else + u32 ta_rtt : 16; + u32 drv_timestamp : 16; +#endif + + /* dw15 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 jetty_round : 8; /* jetty round，接收方向：从JFR contex中获取，用于驱动校验是否出现jetty重用；请求方向：从jetty context中获取，用于校验jetty重用。 */ + u32 rsvd_23_20 : 4; /* */ + u32 jfrn : 20; /* jfr number：来自于网络报文（注意：jetty / jetty group场景，由微码转换得到真实JFRN填入CQE）。 */ +#else + u32 jfrn : 20; + u32 rsvd_23_20 : 4; + u32 jetty_round : 8; +#endif + } bs; + + u32 dw_data[16]; +} ubg_jfc_cqe_u; + +typedef union tag_ubg_index_wqe { + struct { + /* dw0 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 vld : 1; /* 【pSM FS】wqe_idx有效标记 */ + u32 udf : 15; /* 【pSM FS】用户自定义数据，可透传到微码 */ + u32 index : 16; /* 【pSM FS】wqe_idx值，即container wqebb_index.(注意，这里是WQEBB索引，不是container索引) */ +#else + u32 index : 16; + u32 udf : 15; + u32 vld : 1; +#endif + } bs; + + u32 dw_data[1]; +} ubg_index_wqe_u; + +typedef struct tag_ubg_jfr_index_wqe { + /* dw0~7 */ + ubg_index_wqe_u index_wqe[UB_MAX_INDEX_WQE_CNT]; /* */ +} ubg_jfr_index_wqe_s; + +typedef union tag_ubg_jfr_rq_wqe { + struct { + /* dw0 */ + u32 va_h; /* 地址高位 */ + + /* dw1 */ + u32 va_l; /* 地址低位 */ + + /* dw2 */ + u32 len; /* 长度 */ + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 l : 1; /* Last SGE. 指示当前SGE是否为WQE的最后一个SGE：0: 不是最后一个SGE,1: 当前SGE是WQE的最后一个SGE */ + u32 e : 1; /* RDMA Engine不支持扩展SGE，所以本域段必须填0. */ + u32 rsvd_925_924 : 2; /* */ + u32 key : 28; /* key[27:8]为tokenid，其他域段rsvd,填0. */ +#else + u32 key : 28; + u32 rsvd_925_924 : 2; + u32 e : 1; + u32 l : 1; +#endif + + /* dw4~29 */ + u32 rsvd_895_48_p1[26]; /* */ + + /* dw30 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_895_48_p2 : 16; /* */ + u32 next_wqe_idx : 16; /* link到下一个wqebb（JFR SRQ模式，不使用link wqe（硬件约束占位），串链使用RQE中预留1个SGE位置实现，硬件不访问。 */ +#else + u32 next_wqe_idx : 16; + u32 rsvd_895_48_p2 : 16; +#endif + + /* dw31 */ + u32 rsvd_31_0; /* */ + } bs; + + u32 dw_data[32]; +} ubg_jfr_rq_wqe_u; + +typedef union tag_ubg_jfr_link_wqe { + struct { + /* dw0 */ + u32 rsvd_1023_972_p1; /* */ + + /* dw1 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_1023_972_p2 : 20; /* */ + u32 vld : 1; /* */ + u32 rsvd_970_944_p1 : 11; /* */ +#else + u32 rsvd_970_944_p1 : 11; + u32 vld : 1; + u32 rsvd_1023_972_p2 : 20; +#endif + + /* dw2 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_970_944_p2 : 16; /* */ + u32 next_idx : 16; /* */ +#else + u32 next_idx : 16; + u32 rsvd_970_944_p2 : 16; +#endif + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_927_927 : 1; /* */ + u32 lk : 1; /* */ + u32 rsvd_925_0_p1 : 30; /* */ +#else + u32 rsvd_925_0_p1 : 30; + u32 lk : 1; + u32 rsvd_927_927 : 1; +#endif + + /* dw4~31 */ + u32 rsvd_925_0_p2[28]; /* */ + } bs; + + u32 dw_data[32]; +} ubg_jfr_link_wqe_u; + +typedef union tag_ubg_sge { + struct { + /* dw0 */ + u32 addr_h; /* 虚拟地址高32bit */ + + /* dw1 */ + u32 addr_l; /* 虚拟地址低32bit */ + + /* dw2 */ + u32 length; /* 长度 */ + + /* dw3 */ +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd_31_28 : 4; /* */ + u32 tokenid : 20; /* tokenID */ + u32 rsvd_7_0 : 8; /* */ +#else + u32 rsvd_7_0 : 8; + u32 tokenid : 20; + u32 rsvd_31_28 : 4; +#endif + } bs; + + u32 dw_data[4]; +} ubg_sge_u; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_ta_wqe_format.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_ta_wqe_format.h new file mode 100644 index 000000000..8b9b007ea --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_ta_wqe_format.h @@ -0,0 +1,34 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2015-2021. All rights reserved. + * File Name : ub_ta_wqe_format.h + * Version : 1.0 + * Description : 1825v100 ta wqe format + * History : 2024/12/16 + */ + +#ifndef UB_TA_WQE_FORMAT_H +#define UB_TA_WQE_FORMAT_H + +#include "ub_ta_wqe_define.h" + +typedef struct tag_ubg_jfs_wqe_common_s { + ubg_jfs_wqe_ctrl_db_u ctrl_db; /* wqe控制信息8B+doorbell 8B，共16B */ + ubg_jfs_wqe_task_com_u task_com; /* wqe任务段common部分，32B */ +} ubg_jfs_wqe_common_s; + +typedef union tag_ubg_ta_wqe_u { + ubg_jfs_wqe_common_s com; /* WQE CTRL+DB+任务段common部分，8+8+32=48 B */ + ubg_jfs_wqe_write_u write; + ubg_jfs_wqe_write_udf_u write_udf; + ubg_jfs_wqe_write_flush_u write_flush; + ubg_jfs_wqe_write_imme_u write_imme; + ubg_jfs_wqe_write_notify_u write_notify; + ubg_jfs_wqe_read_u read; + ubg_jfs_wqe_atomic_u atomic; + ubg_jfs_wqe_send_u send; + ubg_jfs_wqe_send_imme_u send_imme; + ubg_jfs_wqe_send_invalid_u send_inv; + ubg_jfrc_wqe_u resp; +} ubg_ta_wqe_u; + +#endif diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_tp_wqe_define.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_tp_wqe_define.h new file mode 100644 index 000000000..45ddb5243 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_tp_wqe_define.h @@ -0,0 +1,349 @@ +/* + * 版权所有 (c) 华为技术有限公司 2024. + * 注意：本头文件由工具自动生成，请勿手动修改 + */ + +#ifndef _UB_TP_WQE_DEFINE_H_ +#define _UB_TP_WQE_DEFINE_H_ + +#include "base_type.h" +#include "ub_dw_index.h" + +typedef union tag_ub_tp_wqe_ctrl_sec { + struct { + /* dw0 */ + u32 o : 1; + u32 ctrl_sl : 2; + u32 csl : 2; + u32 dif_sl : 3; + u32 cr : 1; + u32 df : 1; + u32 va : 1; + u32 tsl : 5; + u32 cf : 1; + u32 wf : 1; + u32 piv : 1; + u32 db_en : 1; + u32 fde : 1; + u32 f : 1; + u32 drv_sl : 2; + u32 bdsl : 8; + + /* dw1 */ + u32 cl : 4; + u32 vf_round : 8; + u32 rsvd_979_977 : 3; + u32 ts_en : 1; + u32 build_timestamp : 16; + + /* dw2 */ + u32 fde_vfid : 12; + u32 fde_jetty_id : 20; + + /* dw3 */ + u32 rsvd_927_912 : 16; + u32 fde_jetty_ci : 16; + } bs; + + u32 dw_data[4]; +} ub_tp_wqe_ctrl_sec_u; + +typedef union tag_ub_tp_wqe_task_com { + struct { + /* dw0 */ + u32 se : 1; + u32 dcs_en : 1; + u32 ack_flush : 1; + u32 optype : 5; + u32 co : 1; + u32 eo : 2; + u32 fence : 1; + u32 sjt : 2; + u32 vtp_type : 2; + u32 eid_vld : 1; + u32 tk_vld : 1; + u32 ack_vld : 1; + u32 udf_vld : 1; + u32 rsvd_875_874 : 2; + u32 dma_mp : 1; + u32 head : 1; + u32 jetty_round : 8; + + /* dw1 */ + u32 data_len; + + /* dw2 */ + u32 hint : 8; + u32 rsvd_823_822 : 2; + u32 djt : 2; + u32 vtpn : 20; + + /* dw3 */ + u32 udf_hdr; + + /* dw4 */ + u32 local_or_rmt_data_addr_h; + + /* dw5 */ + u32 local_or_rmt_data_addr_l; + + /* dw6 */ + u32 rsvd_703_700 : 4; + u32 local_or_rmt_tokenid : 20; + u32 rsvd_679_672 : 8; + + /* dw7 */ + u32 token_value; + + /* dw8 */ + u32 imme_data_h_or_notify_va_h_or_aotmic_add_cmp_data_h; + + /* dw9 */ + u32 imme_data_l_or_notify_va_l_or_atomic_add_cmp_data_l; + + /* dw10 */ + u32 notify_data_h_or_atomic_swap_mask_h; + + /* dw11 */ + u32 imme_message_len_or_notify_data_l_atomic_swap_mask_l_or_read_req_data_len; + } bs; + + u32 dw_data[12]; +} ub_tp_wqe_task_com_u; + +typedef union tag_ub_tp_wqe_task_opt { + struct { + /* dw0 */ + u32 rs_vld : 1; + u32 retry : 1; + u32 imme_last : 1; + u32 rsvd_508_503 : 6; + u32 host_id : 3; + u32 sjtn : 20; + + /* dw1 */ + u32 ci : 16; + u32 ssn : 16; + + /* dw2 */ + u32 offset; + + /* dw3 */ + u32 vfid : 12; + u32 dcs_index : 20; + + /* dw4 */ + u32 imme_or_inv_or_notify_token_value; + + /* dw5 */ + u32 rsvd_351_348 : 4; + u32 notify_token_id : 20; + u32 remote_host_id : 8; + + /* dw6 */ + u32 rsp_st : 3; + u32 rsp_info : 5; + u32 limit_color : 2; + u32 rsvd_309_308 : 2; + u32 djtn : 20; + + /* dw7 */ + u32 upi; + + /* dw8~11 */ + u32 seid[4]; + + /* dw12~15 */ + u32 deid[4]; + } bs; + + u32 dw_data[16]; +} ub_tp_wqe_task_opt_u; + +typedef union tag_ubg_tp_sq_wqe { + struct { + /* dw0 */ + u32 o : 1; /* 【RDMA FS】owner bit，（注意时序：最后写），RDMA engine用于校验wqe是否非法， + 合法值为：WQE.owner = (Driver.sq_pi >> QPC.sq_size) & 0x1; */ + u32 ctrl_sl : 2; /* 【RDMA FS】必须填2，UBoE的控制段固定为16B */ + u32 csl : 2; /* 【RDMA FS】固定填0 */ + u32 dif_sl : 3; /* 【RDMA FS】固定填0 */ + u32 cr : 1; /* 【RDMA FS】按需填写，标识该wqe是否产生cqe，由post接口中的WR中携带 */ + u32 df : 1; /* 【RDMA FS】format of Buffer Description Section.0:carries a list of SGEs;1:carries inline data;READ/ATOMIC置0. */ + u32 va : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 tsl : 5; /* 【RDMA FS】task section length，length 16B对齐，tsl字段值=length/8 */ + u32 cf : 1; /* 【RDMA FS】固定填0，RDMA engine不看。 */ + u32 wf : 1; /* 【RDMA FS】固定填0；在时延DFX场景，CPI识别到打点时，会根据匹配条件将WF字段置位，微码根据WF字段配合打点。 */ + u32 piv : 1; /* 【微码】在fast_dwqe_en使能时，在pi_on_chip时，置位该bit，微码判断合法。 */ + u32 db_en : 1; /* 【CPI FS】用于指示cpi是否敲DB到MQM,当前未使用。 */ + u32 fde : 1; /* 【PSM FS】fast_direct_wqe_en，用于标记该directWqe走pSM快路径。 */ + u32 f : 1; /* 【RDMA FS】Fast DMA Enable，指示在SQ_FETCH_WQE response API时，是否返回DMA。0：当前WQE不使能Fast DMA：当前WQE使能Fast DMA; */ + u32 drv_sl : 2; /* 【RDMA FS】固定填0； */ + u32 bdsl : 8; /* 【RDMA FS】数据段长度，单位8B，存放sge或者inline数据，变长按实际情况填写； + 携带sge case：sizeof(ub_cmd_sge_t)=16，16*seg number/8 + 携带inline数据case：inline数据长度对齐到16B后/8，align_to_16B(inline data length)/8 */ + + /* dw1 */ + u32 cl : 4; /* 【RDMA FS】只能配置为0~5.，8B对齐，标识sq_complete_wqe时返回域段。默认配2，即返回固定16B信息。 */ + u32 vf_round : 8; /* 【软件】vf_round信息，用于校验重用,注意和wqe signature校验冲突，当前未使用wqe signature能力； */ + u32 rsvd_979_977 : 3; /* */ + u32 ts_en : 1; /* 【微码】标识build_time_stamp是否有效，用于TA提交wqe时填写时间戳用于TP 层计算build wqe到tpack 完成WQE更新CI的时间戳 */ + u32 build_timestamp : 16; /* 【微码】在ts_en时表示生产wqe时的时间戳，其他场景无效。 */ + + /* dw2 */ + u32 fde_vfid : 12; /* 【pSM】jetty对应的vfid，在PCQ GEN时，pSM用于判断去重 */ + u32 fde_jetty_id : 20; /* 【pSM】jetty id，在PCQ Gen时，pSM用于判断去重 */ + + /* dw3 */ + u32 rsvd_927_912 : 16; /* */ + u32 fde_jetty_ci : 16; /* 【pSM】jetty ci，在PCQ Gen时，pSM用于判断去重 */ + + /* dw4 */ + u32 se : 1; /* 【微码】se标记，来自于WR，用于填充TAH.se标记，用于接收侧上送事件; */ + u32 dcs_en : 1; /* 【微码】用于标记数控分离使能，驱动侧创建Segment时感知，在数据面提交wqe时填写。 */ + u32 ack_flush : 1; /* 【微码】用于标记，当前wqe需要通过读排空前序的写操作，达成回复taack时，写主机侧的报文已到达内存的功能，当前仅taack wqe有效。 */ + u32 optype : 5; /* 【RDMA FS】optype，定义如下： + typedef enum UB_SQWQE_OPTYPE_E { + UB_TX_SEND = 0, tx send + UB_TX_SEND_IMMEDIATE, tx 携带立即数的send + UB_TX_SEND_INVALIDATE, tx 携带使无效指令的send + UB_TX_TA_ACK, ta ack + + UB_TX_WRITE = 4, tx write + UB_TX_WRITE_IMMEDIATE, tx 携带立即数的write + UB_TX_WRITE_NTF, tx 携带notify的write + UB_TX_ATOMIC_RSP, 原子操作的rsp + + UB_TX_READ = 8, tx read + UB_TX_READ_RSP, tx read rsponse + UB_TX_OPTYPE_RSVDA, + UB_TX_OPTYPE_RSVDB, + + UB_TX_ATOMIC_COMPARE_SWAP = 0xc, tx CAS原子操作 + UB_TX_ATOMIC_FETCH_ADD, tx ADD原子操作 + UB_TX_OPTYPE_RSVDE, + UB_TX_OPTYPE_RSVDF, + + UB_TX_OPTYPE_RSVD10, + UB_TX_OPTYPE_RSVD11, + UB_TX_OPTYPE_RSVD12, + UB_TX_OPTYPE_RSVD13, + + UB_TX_OPTYPE_WRITE_FLUSH, + UB_TX_OPTYPE_RSVD15, + UB_TX_OPTYPE_RSVD16, + UB_TX_OPTYPE_RSVD17, + UB_TX_OPTYPE_RSVD18, + UB_TX_OPTYPE_RSVD19, + UB_TX_OPTYPE_RSVD1A, + UB_TX_OPTYPE_RSVD1B, + UB_TX_OPTYPE_RSVD1C, + UB_TX_OPTYPE_RSVD1D, + UB_ERR_TYPE = 0x1e, + UB_TX_OPTYPE_RSVD1F + } ub_sqwqe_optype_e; */ + u32 co : 1; /* 【微码】完成序标记，参考UB协议定义 */ + u32 eo : 2; /* 【微码】执行序标记，参考UB协议定义 */ + u32 fence : 1; /* 【微码】fence标记,只对read/atomic有效。 */ + u32 sjt : 2; /* 【微码】源jetty type，指示SJETTY代表的数据类型，参考UB协议，定义如下： + 2b00: Source JFS; + 2b01: Source Jetty; + 2b10: Destination Sequence Context; + Else: reserved。 */ + u32 vtp_type : 2; /* 【微码】vtp_type，定义如下：h2'0: TPG, h‘0x1：TP, h’0x2：vTP，h'0x3: uTP */ + u32 eid_vld : 1; /* 【微码】eid有效标记,UPI/SEID/DEID同时有效; */ + u32 tk_vld : 1; /* 【微码】tokenValue有效标记 */ + u32 ack_vld : 1; /* 【微码】response_or_taack有效，仅用于微码自产自消的wqe类型。 */ + u32 udf_vld : 1; /* 【微码】udf_vld=1表示报文中的udf_hdr有效，udf_hdr见write_udf/write_imme中定义。 */ + u32 rsvd_875_874 : 2; /* */ + u32 dma_mp : 1; /* 【微码】Dma使能多路径标记，即总线侧多路径，包括通用虚机场景和DAVID直通场景。注意：快路径该域段不可用。 */ + u32 head : 1; /* 【微码】用于标记当前WQE为队头wqe，即当驱动通过判断ci=pi时，置位该bit，用于微码优化时延流性能，WR list时不置位。 */ + u32 jetty_round : 8; /* 【微码】jetty翻圈标记，用于TP层校验是否jetty翻圈。 */ + + /* dw5 */ + u32 data_len; /* 【RDMA FS】wqe报文长度，按Byte单位; 注意：tp wqe中read请求时，该域段填0. */ + + /* dw6 */ + u32 hint : 8; /* 【微码】协议定义值，由WR传入，填充到JETTYETAH中用于接收放在在jetty group场景选择目的JFR，david直通场景write/read报文使用此域段用于指定hash选择tpn. + 【复用】TAACK场景，该域段由tp层到tp层产生，复用为携带channel_idx。（用于RX流程和ACK流程选择使用的通道一致即oqid一致） */ + u32 rsvd_823_822 : 2; /* */ + u32 djt : 2; /* 目的jetty类型 */ + u32 vtpn : 20; /* vtpn/tpgn */ + + /* dw7 */ + u32 udf_hdr; /* 【微码】UDF_HDR值，在udf_vld=1时有效，用于tp层填充报文头。Send场景，用于携带时间戳。 */ + + /* dw8 */ + u32 local_or_rmt_data_addr_h; /* DMA地址 */ + + /* dw9 */ + u32 local_or_rmt_data_addr_l; /* DMA地址 */ + + /* dw10 */ + u32 rsvd_703_700 : 4; /* */ + u32 local_or_rmt_tokenid : 20; /* tokenid，用于地址翻译或者组报文头 */ + u32 rsvd_679_672 : 8; /* */ + + /* dw11 */ + u32 token_value; /* 用于组报文头 */ + + /* dw12 */ + u32 imme_data_h_or_notify_va_h_or_aotmic_add_cmp_data_h; /* 扩展语义操作数 */ + + /* dw13 */ + u32 imme_data_l_or_notify_va_l_or_atomic_add_cmp_data_l; /* 扩展语义操作数 */ + + /* dw14 */ + u32 notify_data_h_or_atomic_swap_mask_h; /* 扩展语义操作数 */ + + /* dw15 */ + u32 imme_message_len_or_notify_data_l_atomic_swap_mask_l_or_read_req_data_len; /* 立即数或者notif数据或read的请求长度。 */ + + /* dw16 */ + u32 rs_vld : 1; /* 1'b0: 非RS模式，1'b1:RS模式， PSM清零。 */ + u32 retry : 1; /* 重传标记，用于填充报文头， PSM清零。 */ + u32 imme_last : 1; /* 表示imme类型的尾片，只是message len填充， PSM清零。 */ + u32 rsvd_508_503 : 6; /* */ + u32 host_id : 3; /* 用于填充微码host_oqid，pSM不用感知，由于pSM获取不到host ID，因此默认只支持hostid=0的快路径，对于非0场景，需要重新load VF table. */ + u32 sjtn : 20; /* source jetty number， PSM赋值。 */ + + /* dw17 */ + u32 ci : 16; /* jetty 对应切片wqe的ci， PSM赋值。 */ + u32 ssn : 16; /* jetty对应切片的ssn， PSM赋值。 */ + + /* dw18 */ + u32 offset; /* jetty对应切片的offset， PSM清零。 */ + + /* dw19 */ + u32 vfid : 12; /* 【pSM】jetty对应的vfid，在PCQ GEN时，pSM用于判断去重 */ + u32 dcs_index : 20; /* 参考ubg_jfs_wqe_base定义 */ + + /* dw20 */ + u32 imme_or_inv_or_notify_token_value; /* imme或者invalide或者notify语义中语义相关的token value，用于填充报文头。， PSM清零。 */ + + /* dw21 */ + u32 rsvd_351_348 : 4; /* */ + u32 notify_token_id : 20; /* 用于填充协议NTF_ETAH，pSM不用感知，notify语义不走pSM快路径。 */ + u32 remote_host_id : 8; /* */ + + /* dw22 */ + u32 rsp_st : 3; /* 用于协议ATAH填充， PSM清零。 */ + u32 rsp_info : 5; /* 用于协议ATAH填充， PSM清零。 */ + u32 limit_color : 2; /* 用于协议填充TPH， PSM清零。 */ + u32 rsvd_309_308 : 2; /* */ + u32 djtn : 20; /* 目的jetty number， PSM清零。 */ + + /* dw23 */ + u32 upi; /* 组报文头 */ + + /* dw24~27 */ + u32 seid[4]; /* 组报文头 */ + + /* dw28~31 */ + u32 deid[4]; /* 组报文头 */ + } bs; + + u32 dw_data[32]; +} ubg_tp_sq_wqe_u; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_tp_wqe_format.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_tp_wqe_format.h new file mode 100644 index 000000000..2312ff506 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_tp_wqe_format.h @@ -0,0 +1,20 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2015-2021. All rights reserved. + * File Name : ub_tp_wqe_format.h + * Version : 1.0 + * Description : 1825v100 tp wqe format + * History : 2024/10/28 + */ + +#ifndef UB_TP_WQE_H +#define UB_TP_WQE_H + +#include "ub_tp_wqe_define.h" + +typedef struct tag_ub_tp_sq_wqe_s { + ub_tp_wqe_ctrl_sec_u ctrl_sec; /* 16B */ + ub_tp_wqe_task_com_u tsk_com; /* 48B */ + ub_tp_wqe_task_opt_u tsk_opt; /* 64B */ +} ub_tp_sq_wqe_s; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_wqe_format.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_wqe_format.h new file mode 100644 index 000000000..cc8ea7ef0 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_wqe_format.h @@ -0,0 +1,647 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2015-2021. All rights reserved. + * File Name : ub_wqe_format.h.h + * Version : 1.0 + * Description : + * History : +2023/4/15: First version + */ + +#ifndef UB_WQE_FORMAT_H +#define UB_WQE_FORMAT_H + +#include "base_type.h" + +/** + * @brief 获取SQWQE任务段的长度 + * @param tsl：任务段长度 + * + * @details tsl以8B计数，UB为8到48 + * + * @return 任务段长度(字节数) + */ +#define UB_SQWQE_TASK_SEG_LEN(tsl) ((tsl) << 3) + +/** + * @brief 获取SQWQE数据段起始位置的偏移 + * @param task_len：任务段的长度 + * + * @return 数据段起始位置的偏移 + */ +#define UB_SQWQE_DATA_SEG_OFFSET(task_len) \ + (sizeof(smf_rdma_sq_fetch_wqe_resp_s) + (task_len)) + +/** + * @brief 获取SQWQE数据段起始位置的地址 + * @param wqe_addr：WQE起始地址 + * @param task_len：任务段的长度 + * + * @return SQWQE中数据段起始位置的地址 + */ +#define UB_SQWQE_DATA_SEG_ADDR(wqe_addr, task_len) \ + (u8 *)((u8 *)(wqe_addr) + UB_SQWQE_DATA_SEG_OFFSET((task_len))) + +#define UB_TA_WQE_IMM_EXT_LEN_ALIGN_QW (2) /**< ta wqe imm ext len align qw */ +#define UB_TA_WQE_NTF_EXT_LEN_ALIGN_QW \ + (3) /**< ta wqe notify ext len align qw */ +#define UB_FAST_DATA_LEN_MAX 9216 /**< fast data max len */ +#define UB_RD_REQ_FAST_DATA_LEN_MAX 4096 /**comletion order（1bit）:协议定义的完成序;execution order(2bit):协议定义的执行序 */ + u32 s : 1; /**< slice，指示是否要切片，tawqe时有效 */ + u32 jetty_round : 8; /**< round，tpwqe时有效 */ + u32 ta_func_id : 12; +#else + u32 ta_func_id : 12; + u32 jetty_round : 8; + u32 s : 1; + u32 odr : 3; + u32 op_type : 5; + u32 c : 1; + u32 retry : 1; + u32 se : 1; +#endif +#ifndef PLATFORM_MODE_SNP_MACC + }; + u32 dw0_value; + }; +#else + } bs; + u32 dw0_value; + } dw0; +#endif + u32 data_len; /**< 引擎complete wqe计算时使用的数据长度，除了tp wqe的read/taack固定填0，其他场景填真实的数据长度 */ + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 round : 8; /**< round，tpwqe时有效 */ + u32 sqe_type : 2; /**< 预留给性能优化使用 */ + u32 sjt : 2; /**< source jetty type，请求方向为源jetty类型；应答方向时为pkt.sjetty_type */ + u32 sjtn : 20; /**< source jetty number，请求方向为源jettyn；应答方向时为pkt.sjettyn */ +#else + u32 sjtn : 20; + u32 sjt : 2; + u32 sqe_type : 2; + u32 round : 8; +#endif +#ifndef PLATFORM_MODE_SNP_MACC + }; + u32 dw2_value; + }; +#else + } bs; + u32 dw2_value; + } dw2; +#endif + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 ssn : 16; /**< segment sequence number，tpwqe时有效 */ + u32 ci : 16; /**< consumer index，tpwqe时有效，请求方向指示为ta_wqe_idx，应答方向时指示为pkt.taid */ +#else + u32 ci : 16; + u32 ssn : 16; +#endif +#ifndef PLATFORM_MODE_SNP_MACC + }; + u32 dw3_value; + }; +#else + } bs; + u32 dw3_value; + } dw3; +#endif + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 mtype : 3; /**< my type，tpwqe时有效，预留给性能加速 */ + u32 upi : 1; /**< upi valid，指示upi是否有效 */ + u32 token_vld : 1; /**< token valid，指示token value是否有效 */ + u32 ack_rsp : 1; /**< taack、tarsp、atomic rsp */ + u32 f : 1; /**< fence标记 */ + u32 is_rs : 1; /**< 当前模式为RS时有效，在请求方向指示当前为RS模式 */ + u32 host_id : 3; + u32 is_tpg : 1; /**< 微码产生的tawqe时有效，判断是否是tpg */ + u32 vtpn : 20; /**< vtpn/tpgn/tpn，tawqe时为vtpn，tpwqe时为tpgn/tpn */ +#else + u32 vtpn : 20; + u32 is_tpg : 1; + u32 host_id : 3; + u32 is_rs : 1; + u32 f : 1; + u32 ack_rsp : 1; /**< taack、tarsp、atomic rsp */ + u32 token_vld : 1; + u32 upi : 1; + u32 mtype : 3; +#endif +#ifndef PLATFORM_MODE_SNP_MACC + }; +#else + } bs0; +#endif + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd2 : 12; + u32 pjetty : 20; /**< producer jetty */ +#else + u32 pjetty : 20; + u32 rsvd2 : 12; +#endif +#ifndef PLATFORM_MODE_SNP_MACC + }; + u32 dw4_value; + }; +#else + } bs1; + u32 dw4_value; + } dw4; +#endif + u32 offset; +} ub_sq_wqe_task_com_s; + +/** + * @brief struct tag_ub_sq_wqe_task_write/ub_sq_wqe_task_write_immt_s + * @details 带立即数的write wqe的任务段 + */ +typedef struct tag_ub_sq_wqe_task_write { + u32 remote_va_h32; /**< va的高32位 */ + + u32 remote_va_l32; /**< va的低32位*/ + + u32 remote_token_id; + + u32 length; /**< 真实的数据长度 */ + + u32 imme_data_h; /**< imme data */ + + u32 imme_data_l; /**< imme data */ + + u32 total_data_len; /**< imme wqe total length */ + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /**< hint标记 */ + u32 rsvd0 : 1; + u32 last : 1; /**< last标记，标识是否imme尾片（TP有效） */ + u32 djt : 2; /**< Destination jetty type */ + u32 djtn : 20; /**< Destination jetty number */ +#else + u32 djtn : 20; + u32 djt : 2; + u32 last : 1; + u32 rsvd0 : 1; + u32 hint : 8; +#endif +#ifndef PLATFORM_MODE_SNP_MACC + }; + u32 dw3_value; + }; +#else + } bs; + u32 dw3_value; + } dw3; +#endif + + u32 remote_seg_token_value; + u32 remote_jfr_token_value; + u32 rsv6; + u32 rsv7; + u32 rsv8; + u32 upi; + u32 deid[4]; + u32 seid[4]; +} ub_sq_wqe_task_write_immt_s; + +/** + * @brief struct ub_sq_wqe_task_write_notify_s + * @details 带notify的write wqe的任务段 + */ +typedef struct tag_ub_sq_wqe_task_write_notify { + u32 remote_va_h32; /**< va的高32位 */ + + u32 remote_va_l32; /**< va的低32位*/ + + u32 remote_token_id; + + u32 length; /**< 真实的数据长度 */ + + u32 notify_token_id; /**< Destination notify token id */ + + u32 notify_token_value; /**< Destination notify token value */ + + u32 notify_addr_h; /**< notify addr */ + + u32 notify_addr_l; /**< notify addr */ + + u32 notify_data_h; /**< notify data */ + + u32 notify_data_l; /**< notify data */ + + u32 remote_token_value; + u32 upi; + u32 deid[4]; + u32 seid[4]; +} ub_sq_wqe_task_write_notify_s; + +/** + * @brief struct tag_ub_sq_wqe_task_read/ub_sq_wqe_task_write_read_s + * @details write/read wqe的任务段 + */ +typedef struct tag_ub_sq_wqe_task_read { + u32 remote_va_h32; + + u32 remote_va_l32; + + u32 remote_token_id; + + u32 length; /**< 真实的数据长度 */ + + u32 remote_token_value; + u32 upi; + u32 deid[4]; + u32 seid[4]; + u32 inline_data; +} ub_sq_wqe_task_write_read_s; + +/** + * @brief struct tag_ub_sq_wqe_task_send/ub_sq_wqe_task_send_s + * @details send wqe的任务段 + */ +typedef struct tag_ub_sq_wqe_task_send { + union { + u32 imme_data_h; + u32 invalid_token_id; +#ifndef PLATFORM_MODE_SNP_MACC + }; +#else + } dw; +#endif + + u32 imme_data_l; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 hint : 8; /**< 用户传入，接收端根据hint找到jetty group */ + u32 rsvd0 : 2; + u32 djt : 2; + u32 djtn : 20; /**< dest jetty number */ +#else + u32 djtn : 20; + u32 djt : 2; + u32 rsvd0 : 2; + u32 hint : 8; +#endif +#ifndef PLATFORM_MODE_SNP_MACC + }; + u32 dw2_value; + }; +#else + } bs; + u32 dw2_value; + } dw2; +#endif + + u32 rsvd_dw3; + + u32 remote_token_value; + u32 upi; + u32 deid[4]; + u32 seid[4]; +} ub_sq_wqe_task_send_s; + +/** + * @brief struct tag_ub_sq_wqe_task_resp/ub_sq_wqe_task_resp_s + * @details response wqe的任务段 + */ +typedef struct tag_ub_sq_wqe_task_resp { + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsp_st : 3; + u32 rsp_info : 5; + u32 taid : 24; +#else + u32 taid : 24; + u32 rsp_info : 5; + u32 rsp_st : 3; +#endif + }; + u32 dw0_value; + }; + + u32 tokenid; + + u32 rmt_vah; + + u32 rmt_val; + + u32 atomic_data_cmp_or_msk_or_orgin_h; + + u32 atomic_data_cmp_or_msk_or_orgin_l; + + u32 atomic_data_swp_or_add_h; + + u32 atomic_data_swp_or_add_l; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 atomic_type : 3; + u32 atomic_exec : 1; + u32 atomic_ret_rcq_id : 12; + u32 color : 3; + u32 rsv : 13; +#else + u32 rsv : 13; + u32 color : 3; + u32 atomic_ret_rcq_id : 12; + u32 atomic_exec : 1; + u32 atomic_type : 3; +#endif + }; + u32 dw8_value; + }; + + u32 remote_token_value; + u32 upi; + u32 deid[4]; + u32 seid[4]; +} ub_sq_wqe_task_resp_s; + +/** + * @brief struct tag_ub_sq_wqe_task_taack/ub_sq_wqe_task_taack_s + * @details ta ack wqe的任务段 + */ +typedef struct tag_ub_sq_wqe_task_taack { + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsp_st : 3; + u32 rsp_info : 5; + u32 color : 3; + u32 rsv : 21; +#else + u32 rsv : 21; + u32 color : 3; + u32 rsp_info : 5; + u32 rsp_st : 3; +#endif +#ifndef PLATFORM_MODE_SNP_MACC + }; + u32 dw0_value; + }; +#else + } bs; + u32 dw0_value; + } dw0; +#endif + u32 rsvd_dw1; + + u32 rsvd_dw2; + + u32 rsvd_dw3; + + u32 remote_token_value; + u32 upi; + u32 deid[4]; + u32 seid[4]; +} ub_sq_wqe_task_taack_s; + +/** + * @brief struct tag_ub_sq_wqe_tsk/ub_sq_wqe_tsk_s + * @details sq wqe的任务段 + */ +typedef struct tag_ub_sq_wqe_tsk { + ub_sq_wqe_task_com_s com; + union { + ub_sq_wqe_task_write_read_s wr_rd; /**< write read */ + ub_sq_wqe_task_send_s send; + ub_sq_wqe_task_resp_s resp; + ub_sq_wqe_task_taack_s taack; + ub_sq_wqe_task_write_immt_s write_immt; + ub_sq_wqe_task_write_notify_s write_notify; +#ifndef PLATFORM_MODE_SNP_MACC + }; +#else + } dw; +#endif +} ub_sq_wqe_tsk_s; + +/** + * @brief struct tag_ub_sq_wqe_s/ub_sq_wqe_s + * @details sq wqe + */ +typedef struct tag_ub_sq_wqe_s { + ub_wqe_ctrl_sec_s ctrl_sec; /**< wqe控制段（固定16B) */ + ub_sq_wqe_tsk_s tsk_sec; /**< wqe任务段（变长） */ +} ub_sq_wqe_s; + +/** + * @brief struct ub_wqe_srq_data_seg/ub_wqe_srq_data_seg_s + * @details wqe sq/rq 数据段 + */ +typedef struct ub_wqe_srq_data_seg { + /** DW0~1 */ + union { + u64 addr; + + struct { + u32 addr_h32; + u32 addr_l32; + } bs; + }; + + /** DW2 */ + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsv : 1; /**< Reserved field */ + u32 len : 31; /**< Data length. The value can be [0 or 2G-1]. */ +#else + u32 len : 31; + u32 rsv : 1; +#endif + } bs; + u32 length; + } dw2; + + /** DW3 */ + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 last : 1; + u32 ext : 1; + u32 key : 30; +#else + u32 key : 30; + u32 ext : 1; + u32 last : 1; +#endif + } bs; + u32 lkey; + } dw3; +} ub_wqe_srq_data_seg_s; + +#endif /**< UB_WQE_FORMAT.H_H */ diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_xqe_format.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_xqe_format.h new file mode 100644 index 000000000..9e55a1671 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/ub_xqe_format.h @@ -0,0 +1,498 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2015-2021. All rights reserved. + * File Name : ub_xqe_format.h.h + * Version : 1.0 + * Description : + * History : +2023/4/15: First version + */ + +#ifndef UB_XQE_FORMAT_H +#define UB_XQE_FORMAT_H + +#include "base_type.h" +#include "ub_npu_base_cmd.h" + +/** Macro Definition */ +enum UB_SRQC_STATE_E { + UB_SRQC_STATE_SW = 0, /**< SRQC归属权为软件端 */ + UB_SRQC_STATE_ERR = 1, /**< SRQ context state: error */ + UB_SRQC_STATE_HW = 0xF /**< SRQC归属权为硬件端 */ +}; + +enum UB_CQC_STATE_E { + UB_CQC_STATE_SW = 0, /**< CQC归属权为软件端 */ + UB_CQC_STATE_ERR = 1, /**< CQ context state: error */ + UB_CQC_STATE_OVERFLOW = 3, /**< CQC context state: overflow */ + UB_CQC_STATE_HW = 0xF /**< CQC归属权为硬件端 */ +}; + +typedef enum ub_cqe_flush_status { + UB_CQE_FLUSH_NOT_DONE = 0, /**< CQE flush未完成 */ + UB_CQE_FLUSH_DONE = 1 /**< CQE flusn完成 */ +} ub_cqe_flush_status_t; + +/** 1823 V200 CQE STATUS 实现 */ +typedef enum ub_cqe_status { + UB_CQ_STATUS_OK = 0, /**< 正常 */ + UB_CQ_STATUS_UNSUPPORTED_OPCODE = 1, /**< 不支持的opcode */ + UB_CQ_STATUS_LOCAL_OPERATION_ERROR = + 2, /**< 由sub status 决定具体错误 */ + UB_CQ_STATUS_REMOTE_OPERATION_ERROR = + 3, /**< 由sub status 决定具体错误 */ + UB_CQ_STATUS_TRANSACTION_RETRY_COUNTER_EXCEEDED = 4, /**< TA RNR超次 */ + UB_CQ_STATUS_TRANSACTION_ACK_TIMEOUT = 5, /**< TA ACK超时 */ + UB_CQ_STATUS_JETTY_WORK_REQUEST_FLUSHED = 6, /**< jetty flush */ + UB_CQ_STATUS_DEFAULT = 7 +} ub_cqe_status_t; + +typedef enum ub_cqe_local_op_sub_status { + UB_CQ_SUB_STATUS_LOCAL_LENGTH_ERROR = 1, /**< 本地长度校验错误 */ + UB_CQ_SUB_STATUS_LOCAL_ACCESS_ERROR = 2, /**< 本地访问校验错误 */ + UB_CQ_SUB_STATUS_REMOTE_RESPONSE_LENGTH_ERROR = + 3, /**< rsp长度校验错误 */ + + UB_CQ_SUB_STATUS_FLUSH_WR_ERROR = 5 /**< DavidHBM直通排空WR失败 */ +} ub_cqe_local_op_sub_status_t; + +typedef enum ub_cqe_remote_op_sub_status { + UB_CQ_SUB_STATUS_REMOTE_UNSUPPORTED_REQUEST = + 1, /**< 对端回复相关TA/TP nak */ + UB_CQ_SUB_STATUS_REMOTE_ACCESS_ABORT = 2 /**< 对端回复相关TA/TP nak */ +} ub_cqe_remote_op_sub_status_t; + +enum UB_CQE_TYPE_E { + UB_RQ_CQE = 0, /**< recieve queue element: 0 */ + UB_SQ_CQE = 1 /**< send queue element: 1 */ +}; + +enum UB_CQE_OPTYPE_E { + UB_CQE_RQ_OPTYPE_WRITE_IMMEDIATE = + 0, /**< optype: write with immediate data */ + UB_CQE_RQ_OPTYPE_SEND = 1, /**< optype: send */ + UB_CQE_RQ_OPTYPE_SEND_IMMEDIATE = + 2, /**< optype: send with immediate data */ + UB_CQE_RQ_OPTYPE_SEND_INVALIDATE = + 3, /**< optype: send with invalidate */ + UB_CQE_RQ_OPTYPE_WRITE = 4, /**< optype: write */ + UB_CQE_RQ_OPTYPE_READ = 5, /**< optype: read */ + UB_CQE_SQ_OPTYPE_FLUSH_WRITE = 6, /**< optype: flush write for DMA*/ +}; + +enum { + UB_DB_MTU_256B_SHIFT = 0, /**< MTU shift size: 256 bytes */ + UB_DB_MTU_512B_SHIFT = 1, /**< MTU shift size: 512 bytes */ + UB_DB_MTU_1K_SHIFT = 2, /**< MTU shift size: 1 KB */ + UB_DB_MTU_2K_SHIFT = 3, /**< MTU shift size: 2 KB */ + UB_DB_MTU_4K_SHIFT = 4, /**< MTU shift size: 4 KB */ + UB_DB_MTU_8K_SHIFT = 5 /**< MTU shift size: 8 KB */ +}; + +enum UB_CQE_SIZE_E { + UB_CQE_SIZE_8B = 0, /**< CQE size: 8 bytes */ + UB_CQE_SIZE_16B = 1, /**< CQE size: 16 bytes */ + UB_CQE_SIZE_32B = 2, /**< CQE size: 32 bytes */ + UB_CQE_SIZE_64B = 3 /**< CQE size: 64 bytes */ +}; + +/** + * @brief struct tag_ub_cqe/ub_cqe_s + * @details ub cqe struct + */ +typedef struct tag_ub_cqe { /* excel生成，勿手动修改 */ + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; + u32 size : 2; + u32 s_r : 1; + u32 status : 8; + u32 tpn : 20; +#else + u32 tpn : 20; + u32 status : 8; + u32 s_r : 1; + u32 size : 2; + u32 o : 1; +#endif + } bs; + u32 value; + } dw0; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 op_type : 5; + u32 dif : 1; + u32 inline_flag : 1; + u32 flush_done : 1; + u32 fake : 1; + u32 is_jetty : 3; + u32 rsvd0 : 3; + u32 pi : 17; +#else + u32 pi : 17; + u32 rsvd0 : 3; + u32 is_jetty : 3; + u32 fake : 1; + u32 flush_done : 1; + u32 inline_flag : 1; + u32 dif : 1; + u32 op_type : 5; +#endif + } bs; + u32 value; + } dw1; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 sub_status : 12; + u32 rmt_jfx_num : 20; +#else + u32 rmt_jfx_num : 20; + u32 sub_status : 12; +#endif + } bs; + u32 value; + } dw2; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 wqe_idx : 12; + u32 local_jfx_num : 20; +#else + u32 local_jfx_num : 20; + u32 wqe_idx : 12; +#endif + } bs; + u32 value; + } dw3; + + u32 byte_cnt; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 big_rqe_idx : 16; + u32 rsvd : 16; +#else + u32 rsvd : 16; + u32 big_rqe_idx : 16; +#endif + } bs; + u32 value; + } dw5; + + u32 usr_data; + + u32 remote_eid[4]; + + u32 imme_data[2]; + + u32 inline_data[2]; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 jetty_round : 8; + u32 rsvd : 4; + u32 jfrn : 20; +#else + u32 jfrn : 20; + u32 rsvd : 4; + u32 jetty_round : 8; +#endif + } bs; + u32 value; + } dw15; +} ub_cqe_s; /* excel生成，勿手动修改 */ + +#define UB_CQE_DW0_O_OFFSET 31 /**< CQE dw0的 o 字段相较dw0的偏移：31 b */ + +#define UB_CQE_DW0_SIZE_OFFSET 29 /**< CQE dw0的 size 字段相较dw0的偏移：29 b */ + +#define UB_CQE_DW0_S_R_OFFSET 28 /**< CQE dw0的 s_r 字段相较dw0的偏移：28 b */ + +#define UB_CQE_DW0_STATUS_OFFSET \ + 20 /**< CQE dw0的 status 字段相较dw0的偏移：20 b */ + +#define UB_CQE_DW0_TPN_OFFSET 0 /**< CQE dw0的 tpn 字段相较dw0的偏移：0 b */ + +#define UB_CQE_DW1_OPTYPE_OFFSET \ + 27 /**< CQE dw1的 optype 字段相较dw1的偏移：27 b */ + +#define UB_CQE_DW1_DIF_OFFSET 26 /**< CQE dw1的 dif 字段相较dw1的偏移：26 b */ + +#define UB_CQE_DW1_INLINE_FLAG_OFFSET \ + 25 /**< CQE dw1的 inline_flag 字段相较dw1的偏移：25 b */ + +#define UB_CQE_DW1_FLUSH_DONE_OFFSET \ + 24 /**< CQE dw1的 flush_done 字段相较dw1的偏移：24 b */ + +#define UB_CQE_DW1_FAKE_OFFSET 23 /**< CQE dw1的 fake 字段相较dw1的偏移：23 b */ + +#define UB_CQE_DW1_IS_JETTY_OFFSET \ + 20 /**< CQE dw1的 is_jetty 字段相较dw1的偏移：20 b */ + +#define UB_CQE_DW1_PI_OFFSET 0 /**< CQE dw1的 pi 字段相较dw1的偏移：0 b */ + +#define UB_CQE_DW2_RTT_VLD_OFFSET \ + 28 /**< CQE dw2的 rtt_vld 字段相较dw2的偏移：28 b */ + +#define UB_CQE_DW2_SUB_STATUS_OFFSET \ + 20 /**< CQE dw2的 sub_status 字段相较dw2的偏移：20 b */ + +#define UB_CQE_DW2_REMOTE_JFX_NUM_OFFSET \ + 0 /**< CQE dw2的 sub_status 字段相较dw2的偏移：0 b */ + +#define UB_CQE_DW3_WQE_IDX_OFFSET \ + 20 /**< CQE dw3的 wqe_idx 字段相较dw3的偏移：20 b */ + +#define UB_CQE_DW3_LOCAL_JFX_NUM_OFFSET \ + 0 /**< CQE dw3的 local_jfx_num 字段相较dw3的偏移：0 b */ + +#define UB_CQE_DW15_ROUND_OFFSET \ + 24 /**< CQE dw12的 jetty_round 字段相较dw15的偏移：24 b */ + +#define UB_CQE_DW15_JFRN_OFFSET \ + 0 /**< CQE dw12的 jfrn 字段相较dw15的偏移：0 b */ + +/** + * @brief struct tag_ub_sq_db/ub_sq_db_s + * @details sq doorbell struct + */ +typedef struct tag_ub_sq_db { + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 type : 5; /**< ta时为2，tp时为4，remote tp DB为16 */ + u32 cos : 3; + u32 c : 1; + u32 n : 1; + u32 cntx_size : 2; /**< tp时为1K，jetty时为512B */ + u32 xqn : 20; +#else + u32 xqn : 20; + u32 cntx_size : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 type : 5; +#endif + } bs; + u32 value; + } dw0; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 queue_id : 4; + u32 rsvd0 : 12; + u32 pi : 16; +#else + u32 pi : 16; + u32 rsvd0 : 12; + u32 queue_id : 4; +#endif + } bs; + u32 value; + } dw1; +} ub_sq_db_s; + +/** + * @brief union tag_ub_sq_db_u + * @details cq doorbell union + */ +union tag_ub_sq_db_u { + struct tag_ub_sq_db sq_db; /**< sq db structure; */ + u64 sq_db_value; /**< sq doorbell value; */ +}; + +/** + * @brief struct tag_ub_cq_db/ub_cq_db_s + * @details cq doorbell struct + */ +typedef struct tag_ub_cq_db { + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 type : 5; + u32 cos : 3; + u32 c : 1; + u32 n : 1; + u32 cqc_type : 2; + u32 cqn : 20; +#else + u32 cqn : 20; + u32 cqc_type : 2; + u32 n : 1; + u32 c : 1; + u32 cos : 3; + u32 type : 5; +#endif + } bs; + u32 value; + } dw0; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 cmd_sn : 2; + u32 cmd : 2; + u32 rsvd0 : 4; + u32 ci : 24; +#else + u32 ci : 24; + u32 rsvd0 : 4; + u32 cmd : 2; + u32 cmd_sn : 2; +#endif + } bs; + u32 value; + } dw1; +} ub_cq_db_s; + +/** + * @brief union tag_ub_cq_db_u + * @details cq doorbell union + */ +union tag_ub_cq_db_u { + struct tag_ub_cq_db cq_db; /**< cq db structure; */ + u64 cq_db_value; /**< cq doorbell value; */ +}; + +/** + * @brief struct tag_ub_remote_db/ub_remote_db_s + * @details remote doorbell struct + */ +typedef struct tag_ub_remote_db { + union { + struct { + u32 type : 5; + u32 cos : 3; + u32 c : 1; + u32 n : 1; + u32 cntx_size : 2; + u32 xqn : 20; + } bs; + u32 value; + } dw0; + + union { + struct { + u32 queue_id : 4; + u32 mtu_shift : 3; + u32 rsvd0 : 25; + } bs; + u32 value; + } dw1; +} ub_remote_db_s; + +/* ***************************************************************************** + Data Structure: UB_TA_CQE + Description: 1825v100 cqe data struct +***************************************************************************** */ +typedef struct tag_ub_ta_cqe { + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 o : 1; + u32 size : 2; + u32 s_r : 1; + u32 status : 8; + u32 tpgn : 20; +#else + u32 tpgn : 20; + u32 status : 8; + u32 s_r : 1; + u32 size : 2; + u32 o : 1; +#endif + } bs; + u32 value; + } dw0; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 optype : 5; + u32 rsvd0 : 1; + u32 inline_flag : 1; + u32 flush_done : 1; + u32 fake : 1; + u32 rsvd1 : 7; + u32 wqebb_idx_or_ci : 16; +#else + u32 wqebb_idx_or_ci : 16; + u32 rsvd1 : 7; + u32 fake : 1; + u32 flush_done : 1; + u32 inline_flag : 1; + u32 rsvd0 : 1; + u32 optype : 5; +#endif + } bs; + u32 value; + } dw1; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd : 4; + u32 sub_status : 8; + u32 remote_jetty : 20; +#else + u32 remote_jetty : 20; + u32 sub_status : 8; + u32 rsvd : 4; +#endif + } bs; + u32 value; + } dw2; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 rsvd : 12; + u32 local_jetty : 20; +#else + u32 local_jetty : 20; + u32 rsvd : 12; +#endif + } bs; + u32 value; + } dw3; + + u32 msg_length; + + u32 usr_data_h; + + u32 usr_data_l; + + u32 rmt_eid[4]; + + u32 imme_data[2]; + + u32 inline_data; + + u32 rsvd_dw14; + + union { + struct { +#if (BYTE_ORDER == BIG_ENDIAN) + u32 jetty_round : 8; + u32 rsvd : 4; + u32 jfrn : 20; +#else + u32 jfrn : 20; + u32 rsvd : 4; + u32 jetty_round : 8; +#endif + } bs; + u32 value; + } dw15; +} ub_ta_cqe_s; + +#endif /**< UB_XQE_FORMAT_H */ diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/uboe_pub_tbl_def.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/uboe_pub_tbl_def.h new file mode 100644 index 000000000..c45a85f30 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_fw_msg/uboe/uboe_pub_tbl_def.h @@ -0,0 +1,52 @@ +/* ***************************************************************************** + * Copyright (c) Huawei Technologies Co., Ltd. 2025. All rights reserved. + ****************************************************************************** + File Name : uboe_pub_tbl_def.h + Version : Initial Draft + Created : 2025/12/29 + Last Modified : + Description : UBoE public table definition + Function List : + History : + 1.Date : 2025/12/29 + Modification: Created file +***************************************************************************** */ +#ifndef UBOE_PUB_TBL_DEF_H +#define UBOE_PUB_TBL_DEF_H + +#include "base_type.h" + +/**@struct ub_vm_global_xid_cfg +* @brief SML线性表的xid全局配置表项结构 +*/ +typedef struct ub_vm_global_xid_cfg { + union { + struct { + u32 min_jetty_num; /**< min jetty num */ + u32 max_jetty_num; /**< max jetty num */ + u32 min_jfr_num; /**< min jfr num */ + u32 max_jfr_num; /**< max jfr num */ + }; + struct { + u32 fake_dma_pa_l32; + u32 fake_dma_pa_h32; + }; + }; /** fake_dma_pa仅为tp function配置，此时jetty数量字段无效 */ + union { + struct { + u32 min_jetty_num : 1; /**< min jetty num */ + u32 max_jetty_num : 1; /**< max jetty num */ + u32 min_jfr_num : 1; /**< min jfr num */ + u32 max_jfr_num : 1; /**< max jfr num */ + u32 fake_dma_pa : 1; /**< fake_dma_pa_l32 && fake_dma_pa_h32*/ + u32 rsvd : 27; + } bs; /**< 1表示对应字段有效，0表示无效 */ + u32 value; + } mask; + + u32 tid0; /* 通算数控分离记录访问1650侧Segment TID */ + u32 deid0; /* 通算数控分离记录访问1650侧EID */ + u32 rsvd; +} ub_vm_global_xid_cfg_s; + +#endif /* UBOE_PUB_TBL_DEF_H */ diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/cfm_pub_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/cfm_pub_cmd.h new file mode 100644 index 000000000..c13b33dfa --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/cfm_pub_cmd.h @@ -0,0 +1,10 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2025-2025. All rights reserved. + * Description : tool与MPU公共部分 + * Creation time : 2025/11/05 + */ + +#ifndef CFM_PUB_CMD_H +#define CFM_PUB_CMD_H + +#endif /* CFM_PUB_CMD_H */ \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/hihtr_pub_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/hihtr_pub_cmd.h new file mode 100644 index 000000000..8539515d0 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/hihtr_pub_cmd.h @@ -0,0 +1,33 @@ +#ifndef HIHTR_PUB_CMD_H +#define HIHTR_PUB_CMD_H + +#include "base_type.h" +#include "hinic5_mt.h" + +enum hihtr_driver_cmd_type { + HIHTR_CMD_GET_DRIVER_COUNT = SERVICE_DRV_BASE_CMD, /**< 获取驱动计数 */ + HIHTR_CMD_SET_SCC_CTRL_INFO, + HIHTR_CMD_QUERY_SCC_CTRL_INFO, + HIHTR_CMD_SET_SCC_TEMPLATE_INFO, + HIHTR_CMD_QUERY_SCC_TEMPLATE_INFO, + HIHTR_CMD_GET_SCC_CTX, + HIHTR_CMD_GET_DATA_PATH_MOD_PKT_CNT, + HIHTR_CMD_GET_QPC, + HIHTR_CMD_GET_CQC, + HIHTR_CMD_GET_SRQC, + HIHTR_CMD_GET_AEQC, + HIHTR_CMD_GET_MPT, + HIHTR_CMD_GET_GID, + HIHTR_CMD_GET_QPC_CQC_PI_CI, + HIHTR_CMD_GET_QP_COUNT, + HIHTR_CMD_GET_HW_COUNT, + HIHTR_CMD_GET_DEV_TYPE, + HIHTR_CMD_GET_SPECIFICATIONS, + HIHTR_CMD_SET_BYPASS, + HIHTR_CMD_QUERY_BYPASS, + HIHTR_CMD_ORDER_SET, + HIHTR_CMD_ORDER_QUERY, + HIHTR_CMD_INVALID, +}; + +#endif /* _HIHTR_PUB_CMD_H_ */ \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/hyper_roce_pub_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/hyper_roce_pub_cmd.h new file mode 100644 index 000000000..e7bad48b2 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/hyper_roce_pub_cmd.h @@ -0,0 +1,48 @@ +#ifndef HYPER_ROCE_PUB_CMD_H +#define HYPER_ROCE_PUB_CMD_H + +#include "base_type.h" +#define PKTDROP_QP_MAX_NUM 512 + +typedef struct l2d_pktdrop_dfx_tbl_attr { + u32 rsvd[15]; + union { + u32 value; + struct { + u32 drop_pkt_ratio : 7; + u32 drop_pkt_type : 3; + u32 drop_opcode : 6; + u32 tx_rx : 2; + u32 rsvd_bits : 14; + } bs; + } dw15; +} l2d_pktdrop_dfx_tbl_attr_s; + +typedef struct l2d_pktdrop_dfx_tbl_mask { + union { + u32 value; + struct { + u32 drop_pkt_ratio : 1; + u32 drop_pkt_type : 1; + u32 drop_opcode : 1; + u32 tx_rx : 1; + u32 rsvd_bits : 28; + } bs; + } dw0; +} l2d_pktdrop_dfx_tbl_mask_s; + +struct pktdrop_l2d_tbl_dfx { + l2d_pktdrop_dfx_tbl_attr_s attr; + l2d_pktdrop_dfx_tbl_mask_s mask; +}; + +struct pktdrop_qp_info { + u32 qp_num; + u32 qpn[PKTDROP_QP_MAX_NUM]; +}; + +union pktdrop_outbuf { + struct pktdrop_qp_info qp_capture_info; +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/mig_pub_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/mig_pub_cmd.h new file mode 100644 index 000000000..27bd1c63b --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/mig_pub_cmd.h @@ -0,0 +1,42 @@ +#ifndef MIG_PUB_CMD_H +#define MIG_PUB_CMD_H + +#include "base_type.h" + +#define MAX_MIGRATE_STAGE 15 +#define HIMIG_ULD_DEV_NAME "himig" +typedef struct ub_mig_time { + u64 start_time; /* stage start times */ + u64 end_time; /* stage end times */ +} ub_mig_time_t; + +typedef struct ub_migrate_stat_resp { + struct ub_mig_time stage_time[MAX_MIGRATE_STAGE]; + u64 mig_start_time; + u64 mig_end_time; + u64 success_cnt; + u64 fail_cnt; + u16 stage; + u16 func_id; +} ub_migrate_stat_resp_t; + +typedef struct mig_query_inbuf { + /* public */ + u32 service_type; + u32 cmd_type; + u32 bdf; + + /* 特性定制参数 */ +} mig_query_inbuf_t; + +typedef union mig_query_outbuf { + struct ub_migrate_stat_resp stat_resp; +} mig_query_outbuf_u; + +typedef enum tag_mig_query_cmd { + /* Public MIGRATE */ + MIG_QUERY_CMD_QUERY_UB_MIG_STAT_INFO = 0, + MIG_QUERY_CMD_MAX +} mig_query_cmd_e; + +#endif /* MIG_PUB_CMD_H */ \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/roce_pub_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/roce_pub_cmd.h new file mode 100644 index 000000000..1ae8484c5 --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/roce_pub_cmd.h @@ -0,0 +1,47 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2024-2024. All rights reserved. + * Description: commonds between hinicadmdfx tools and roce driver. + * Create: 2024-12-20 + */ + +#ifndef ROCE_PUB_CMD_H +#define ROCE_PUB_CMD_H + +#include "base_type.h" + +#define ROCE_SERVICE_TYPE 2 +#define INVALID_QPN ((u32)~0u) +#define ROCE_ATTACK_LEN 4 +#define ATTACK_VALUE_SIZE 256 +#define ATTACK_VALUE_MAX 128 + +enum roce_attack_type { + ROCE_ATTACK_TYPE_SQDB_HARD = 0, + ROCE_ATTACK_TYPE_DWQE, + ROCE_ATTACK_TYPE_SQWQE, + ROCE_ATTACK_TYPE_RQWQE, + ROCE_ATTACK_TYPE_CMTT, + ROCE_ATTACK_TYPE_DMTT, + ROCE_ATTACK_TYPE_RDMARC, + ROCE_ATTACK_TYPE_CQE, + ROCE_ATTACK_TYPE_INVALID +}; + +struct roce_attack_outbuf { + u64 db; +}; + +struct roce_attack_inbuf { + u32 convert_endian; + u32 qpn; + u32 mpt_index; + u32 attack_type; + u32 offset; + u32 length; + u32 srv_type; + u32 attack_len; + u32 mask; + u32 attack_value[32]; +}; + +#endif \ No newline at end of file diff --git a/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/ub_pub_cmd.h b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/ub_pub_cmd.h new file mode 100644 index 000000000..645a13b5b --- /dev/null +++ b/drivers/net/ethernet/huawei/hinic5/src/dpu_platform_library/include/drv_tool_msg/ub_pub_cmd.h @@ -0,0 +1,857 @@ +/* + * Copyright (c) Huawei Technologies Co., Ltd. 2021-2022. All rights reserved. + * Description: commonds between hinicadm tools and ub driver. + * Create: 2023-7-30 + */ + +#ifndef UB_PUB_CMD_H +#define UB_PUB_CMD_H + +#include "ub_npu_jfrc_cmd_defs.h" +#include "ub_npu_jfc_cmd_defs.h" +#include "ub_npu_srq_cmd_defs.h" +#include "ub_npu_utp_cmd_defs.h" +#include "ub_npu_upi_cmd_defs.h" +#include "ub_npu_tp_cmd_defs.h" +#include "ub_npu_vtp_cmd_defs.h" +#include "ub_npu_eid_cmd_defs.h" +#include "ub_npu_mig_cmd_defs.h" +#include "ub_npu_jetty_cmd_defs.h" +#include "ub_npu_sip_cmd_defs.h" +#include "mpu_cmd_base_defs.h" +#include "ub_mpu_dfx_cmd_defs.h" +#include "ub_mpu_cmd_defs.h" +#include "ub_wqe_format.h" +#include "mig_mpu_cmd_defs.h" +#include "ub_npu_mapt_cmd_defs.h" + +#define udma_dfx_print(fmt, args...) \ + do { \ + (void)printk("[udma_dfx] : " fmt "\n", ##args); \ + } while (0) + +#define MAX_JFC_CMTT_SIZE 256 +#define MAX_JFS_CMTT_SIZE 256 +#define MAX_JFR_CMTT_SIZE MAX_JFC_CMTT_SIZE +#define MAX_TP_CMTT_SIZE 256 +#define UB_SQ_WRITE_WQEBB_LEN 64 +#define UB_SRQ_WRITE_WQEBB_LEN 128 +#define UB_MAX_JFS_DFX_BUF 1024 +#define UB_MAX_JFR_DFX_BUF 4096 +#define UB_MAX_JFC_DFX_BUF 1024 +#define UB_MAX_IDX_WQE_DFX_BUF 32 +#define UB_SEID_CTX_DFX_LEN 32 +#define UB_QUERY_TYPE_BIT 8 +#define UB_CAPTURE_TP_MAX_NUM 512 +#define UB_CQM_MODIFY_DATA_LEN 4096 +#define UB_CQM_MODIFY_DATA_LEN_MAPT 128 +#define UB_CQM_MODIFY_DATA_LEN_JFC 256 +#define UB_CQM_MODIFY_DATA_LEN_TP 1024 +#define UB_ATTACK_DW_NUM 4 +#define UB_ATTACK_LEN (UB_ATTACK_DW_NUM * sizeof(u32)) +#define UB_ATTACK_TAMSN_MAX_LEN (32 * 256) /**< tamsn size * tamasn num */ +#define UDMA_DSCP_MAX_NUM 64 +#define UB_MSN_ENTRY_SIZE 32 /**< msn entry size 32B */ +#define UB_CMD_TP_MSN_ENTRY_SIZE 32 /**< TP msn entry size 32B */ + +#define UB_MAX_PORT_CNT 8 +#define UB_QUERY_RES_CNT 64 +#define UB_EID_SIZE 16 +#define UB_EID_FMT \ + "%2.2x%2.2x:%2.2x%2.2x:%2.2x%2.2x:%2.2x%2.2x:%2.2x%2.2x:%2.2x%2.2x:%2.2x%2.2x:%2.2x%2.2x" +#define UB_EID_RAW_ARGS(eid) \ + eid[0], eid[1], eid[2], eid[3], eid[4], eid[5], eid[6], eid[7], \ + eid[8], eid[9], eid[10], eid[11], eid[12], eid[13], eid[14], \ + eid[15] + +struct ub_l2d_dfx_inbuf { + u32 cmd_type; + union { + u32 rsvd; /* 预留后续扩展使用 */ + }; + union { + ub_l2d_mem_cfg_s l2d_cfg; + }; +}; + +union ub_l2d_dfx_outbuf { + u32 ub_l2d_dfx_data[UB_L2D_DFX_CMD_RESP_DATA_LEN]; +}; + +struct ub_cc_params { + u8 index; + u8 ub_cc_algo; + union { + struct { + u8 init_wnd; + u8 alpha; + u8 beta; + u8 gamma; + u8 eta; + u8 wnd_min; + u8 cc_unit; + u8 rsvd[9]; + }; + u32 dw[4]; + }; +}; + +/* jetty/jfs/jfr等资源下发/接收wr的数量 */ +typedef struct ub_driver_comm_ctr { + u64 post_send_wr_num; + u64 post_recv_wr_num; + u64 poll_total_num; + u64 poll_sq_num; + u64 poll_rq_num; +} ub_driver_comm_ctr_t; + +struct ub_rx_rate_limit_params { + u16 down_period; + u16 up_period; + u16 alpha1; + u16 n1; + u16 alpha2; + u8 n2; + u16 alpha3; + u8 beta; + u16 min_rate; + u16 init_rate; +}; + +struct ub_qos_params { + u16 func_id; + u16 vnic_id; + u8 xir_type; + u8 rsvd1; + u16 rsvd2; + u32 bps; + u32 pps; +}; + +struct udma_tp_modify_dfx { + union { + struct { + /* dw0 */ + /* flag */ + u32 oor_en : 1; + u32 sr_en : 1; + u32 cc_en : 1; + u32 spray_en : 1; + u32 cc_alg : 4; + /* peer_tpn */ + u32 peer_tpn : 24; + + /* dw1 */ + /* rx_psn */ + u32 rx_psn : 24; + /* cc_pattern_idx */ + u32 cc_pattern_idx : 4; + /* state */ + u32 state : 3; + u32 rsvd1 : 1; + + /* dw2 */ + /* tx_psn */ + u32 tx_psn : 24; + /* mtu */ + u32 mtu : 3; + u32 rsvd2 : 1; + /* sq_err_state */ + u32 sq_err_state : 1; + /* rq_err_state */ + u32 rq_err_state : 1; + /* sqa_err_state */ + u32 sqa_err_state : 1; + /* rqa_err_state */ + u32 rqa_err_state : 1; + + /* dw3 */ + u32 rsvd; + }; + u32 value[4]; + } attr; + union { + struct { + u32 flag : 1; + u32 peer_tpn : 1; + u32 cc_pattern_idx : 1; + u32 rx_psn : 1; + u32 tx_psn : 1; + u32 state : 1; + u32 mtu : 1; + u32 sq_err_state : 1; + u32 rq_err_state : 1; + u32 sqa_err_state : 1; + u32 rqa_err_state : 1; + u32 rsvd : 21; + }; + u32 value; + } mask; +}; + +struct udma_jetty_modify_dfx { + union { + struct { + /* dw0 */ + /* next_send_tassn */ + u32 next_send_tassn : 16; + /* next_ack_tassn */ + u32 next_ack_tassn : 16; + + /* dw1 */ + u32 rsvd_dw1; + + /* dw2 */ + u32 rsvd_dw2; + + /* dw3 */ + u32 rsvd_dw3; + }; + u32 value[4]; + } attr; + union { + struct { + u32 next_send_tassn : 1; + u32 next_ack_tassn : 1; + u32 rsvd : 30; + }; + u32 value; + } mask; +}; + +struct ub_query_inbuf { + u32 cmd_type; + union { + u32 xid; + u32 tpn; + u32 tokenid; + u32 jfcid; + u32 jfrid; + u32 jfsid; + u32 jettyid; + u32 jetty_group_id; + u32 sipid; + u32 dipid; + u32 rcq_id; /* rc queue ctx/pcqc xid */ + u32 tpg_id; + u32 vtp_id; + u32 seid_id; + u32 pattern_index; + u32 func_id; + }; + u32 length; + u32 offset; + u32 layers; + u32 wqe_id; + u32 smf_id; + u32 vfid; + u32 peer_tpn; + u32 tx_psn; + u32 rx_psn; + u32 state; + u32 mtu; + u32 msn; + u32 cc_pattern_idx; + u32 flag; + u32 oor_en; + u32 sr_en; + u32 cc_en; + u32 cc_alg; + u32 spray_en; + u32 drop_aeqe_en; + u8 cfg_cos_en; + u8 slice_cfg_en; + u8 multi_tp_en; + u8 default_tpn; + u8 event_type; + u8 queue_type; + u8 event_sub_type; + u32 peer_tpn_mask : 1; + u32 tx_psn_mask : 1; + u32 rx_psn_mask : 1; + u32 state_mask : 1; + u32 mtu_mask : 1; + u32 mtu_1k_mask : 1; + u32 max_jetty_mask : 1; + u32 cc_pattern_idx_mask : 1; + u32 multi_path_mode : 2; + u32 slice_cfg_set : 1; + u32 reserved : 21; + u32 is_jetty; + u32 rsvd_to_remove; + ub_cmd_upi_key_attr_s upi_key; + struct ub_cc_params cc_params; + u32 tp_srp_index; + u32 bitmap_index; + u32 ctr_bitmap_index; + u32 bitmap_mode; + struct ub_qos_params qos_params; + u32 entry_index; + u32 q_depth; + u8 mtu_1k_en; + u32 max_jetty_num; + u32 idx; + u8 dscp; + u8 cos; + u8 msn_type; + u8 rsvd[1]; + u64 gpa; + struct { + struct { + u32 rsvd : 27; + u32 mtt_pro_en : 1; + u32 ub_link_en : 1; + u32 traffic_en : 1; + u32 debug_en : 1; + u32 lwb_en : 1; + } dw15; + struct { + u32 rsvd : 27; + u32 mtt_pro_en : 1; + u32 ub_link_en : 1; + u32 traffic_en : 1; + u32 debug_en : 1; + u32 lwb_en : 1; + } dw15_flag; /** 是否修改的标记*/ + } func_table_modify_attr; + struct udma_jetty_modify_dfx jetty_attr; + struct udma_tp_modify_dfx tp_attr; +}; + +struct ub_secure_addr_info { + struct vmsec_ctx_gpa_info ctx_gpa; + struct vmsec_pcie_hole_info pcie_hole; +}; + +typedef enum ub_port_state { + UB_PORT_NOP = 0, + UB_PORT_DOWN, + UB_PORT_INIT, + UB_PORT_ARMED, + UB_PORT_ACTIVE, + UB_PORT_ACTIVE_DEFER +} ub_port_state_t; + +typedef enum ub_speed { + UB_SP_10M = 0, + UB_SP_100M, + UB_SP_1G, + UB_SP_2_5G, + UB_SP_5G, + UB_SP_10G, + UB_SP_14G, + UB_SP_25G, + UB_SP_40G, + UB_SP_50G, + UB_SP_100G, + UB_SP_200G, + UB_SP_400G, + UB_SP_800G +} ub_speed_t; + +typedef enum ub_link_width { + UB_LINK_X1 = 0x1, + UB_LINK_X2 = 0x1 << 1, + UB_LINK_X4 = 0x1 << 2, + UB_LINK_X8 = 0x1 << 3, + UB_LINK_X16 = 0x1 << 4, + UB_LINK_X32 = 0x1 << 5 +} ub_link_width_t; + +typedef enum ub_mtu { + UB_MTU_256 = 1, + UB_MTU_512, + UB_MTU_1024, + UB_MTU_2048, + UB_MTU_4096, + UB_MTU_8192 +} ub_mtu_t; + +typedef struct ub_port_status { + ub_port_state_t state; /* PORT_DOWN, PORT_INIT, PORT_ACTIVE */ + ub_speed_t active_speed; /* bandwidth */ + ub_link_width_t active_width; /* link width: X1, X2, X4 */ + ub_mtu_t active_mtu; +} ub_port_status_t; + +typedef struct ub_seg_attr { + u8 eid[UB_EID_SIZE]; + u32 uasid; + u64 va; + u64 len; + u32 key_id; +} ub_seg_attr_t; + +typedef struct ub_dev_res { + u32 port_cnt; + ub_port_status_t port_status[UB_MAX_PORT_CNT]; + u32 seg_cnt; + struct ub_seg_attr seg_list[UB_QUERY_RES_CNT]; // SEG key_id list + u32 jfs_cnt; + u32 jfs_list[UB_QUERY_RES_CNT]; // JFS ID list + u32 jfr_cnt; + u32 jfr_list[UB_QUERY_RES_CNT]; // JFR ID list + u32 jfc_cnt; + u32 jfc_list[UB_QUERY_RES_CNT]; // JFC ID list + u32 jetty_cnt; + u32 jetty_list[UB_QUERY_RES_CNT]; // Jetty ID list + u32 jetty_group_cnt; + u32 jetty_group_list[UB_QUERY_RES_CNT]; // Jetty group ID list + u32 tp_cnt; + u32 tp_list[UB_QUERY_RES_CNT]; // RC + u32 vtp_cnt; + u32 vtp_list[UB_QUERY_RES_CNT]; // VTP + u32 tpg_cnt; + u32 tpg_list[UB_QUERY_RES_CNT]; // RM + u32 rc_cnt; + u32 rc_list[UB_QUERY_RES_CNT]; + u32 utp_cnt; + u32 utp_list[UB_QUERY_RES_CNT]; // UM +} ub_dev_res_t; + +typedef struct ub_query_dev_cap { + u32 feature; + u32 max_jfc_num; + u32 max_jfs_num; + u32 max_jfr_num; + u32 max_jetty_num; + u32 max_tp_num; + u32 max_tpg_num; + u32 max_jetty_group_num; + u32 max_vtp_num; + u32 max_jfc_depth; + u32 max_jfs_depth; + u32 max_jfr_depth; + u32 max_jfs_inline_size; + u32 max_jfc_inline_size; + u32 max_jfs_sge; + u32 max_jfs_rsge; + u32 max_jfr_sge; + u32 max_dma_msg_sz; + u32 max_send_msg_sz; + u32 max_rc_outstd_cnt; + u32 trans_mode; + u32 congestion_ctrl_alg; + u32 comp_vector_cnt; + u32 utp_cnt; + u32 max_eid_cnt; + u32 guid; + u32 max_upi_cnt; + u32 port_cnt; + u32 virtualization; + u32 vf_cnt; + u32 is_tpf; + u32 max_oor_cnt; + u32 max_sip_cnt_per_vf; + u32 max_dip_cnt_per_vf; + u32 max_seid_cnt_per_vf; + u32 max_jetty_cnt_per_jtg; + u32 max_tp_cnt_per_tpg; + u32 max_mtu; + u32 seid_idx_start; + u32 max_rc_num; + u32 max_rc_depth; + u32 rc_entry_size; + u32 slice_min_size; + u32 slice_max_size; + u32 max_pi_on_chip_num; + u32 max_mpts; + u32 num_ceq_vectors; + u32 cqc_entry_size; + u32 qpc_entry_size; + u32 srqc_entry_size; + u32 direct_wqe_size; + u32 log_mtt; + u32 num_mtts; + u32 log_mtt_seg; + u32 mtt_entry_sz; + u32 mpt_entry_sz; + u32 dmtt_cl_start; + u32 dmtt_cl_end; + u32 dmtt_cl_sz; + u32 max_jetty_dest_ub; + u32 ubrc_entry_sz; + u32 log_ubrc_seg; + u32 cmtt_cl_start; + u32 cmtt_cl_end; + u32 cmtt_cl_sz; + u32 wqe_cl_start; + u32 wqe_cl_end; + u32 wqe_cl_sz; + u32 device_type; /* 设备类型 */ + u32 fe_idx; /* func id */ +} ub_query_dev_cap_t; + +#define HINIC5_MAX_BUF_SIZE 262144 +union ub_query_outbuf { + struct ub_dfx_tp_ctx_query tp; + struct ub_tp_ctx_ext_query tpc_ext; + struct ub_mapt_ctx_query mpt; + struct ub_jfc_ctx_query jfc_ctx; + u64 cmtt[MAX_JFC_CMTT_SIZE]; + struct ub_ta_context_query jfs_ctx; + struct ub_ta_context_query jetty_ctx; + struct ub_jetty_grp_ctx_query jetty_grp_ctx; + ub_cmd_srq_query_rsp_s srq_ctx; + struct ub_ta_context_query rcq_ctx; + ub_pcqc_query_rsp_s pcqc; + struct ub_rc_queue_wqe rcqe; + struct tag_ub_sq_wqe_s jfs_sqe; + u8 sqe[UB_MAX_JFS_DFX_BUF]; + u8 rqe[UB_MAX_JFR_DFX_BUF]; + u8 cqe[UB_MAX_JFC_DFX_BUF]; + u8 idx_wqe[UB_MAX_IDX_WQE_DFX_BUF]; + struct ub_sip_attr sip_attr; + struct ub_dip_ctx_query dip_ctx; + struct ub_dev_res dev_res; + u64 dmtt[HINIC5_MAX_BUF_SIZE]; + struct ub_tp_wqe tpqe; + u32 tp_state_num[UB_TPC_STATE_MAX]; + struct ub_tpg_ctx_query tpg_ctx; + struct ub_vtp_ctx_query vtp_ctx; + struct ub_seid_ctx_query seid_ctx; + ub_cmd_upi_value_attr_s upi_value; + struct ub_tpg_flow tpg_flow; + struct ub_cc_params cc_params; + struct ub_oor_tp_info oor_tp_info; + struct ub_ta_rdma_rc_outbuf ta_rdma_rc; + struct ub_query_dev_cap dev_cap; + struct ub_cmd_tp_query_srp_bitmap_outbuf srp_bitmap; + struct ub_cmd_tp_query_srp_ctr_bitmap_outbuf srp_ctr_bitmap; + ub_cc_dfx_info_s cc_info; + struct ub_cmd_mig_drain_status_outbuf mig_ctr; + struct ub_cmd_func_resp func_info; + struct ub_secure_addr_info sec_addr_info; + u32 q_depth; + u8 dscp_dev[UDMA_DSCP_MAX_NUM]; + u8 dscp_port[UDMA_DSCP_MAX_NUM]; + struct ub_ta_rdma_rc_ext_outbuf ta_rdma_rc_ext; + struct ub_cmd_get_ub_filter_info_resp func_filter; + ub_driver_comm_ctr_t ub_driver_comm_ctr; + struct ub_oor_ta_info oor_ta_info; + struct ub_msn_entry_outbuf msn_entry_info; + struct ub_cmd_safe_dmtt_bitmap_outbuf safe_dmtt_bitmap; + struct ub_cmd_safe_dmtt_ctx_outbuf safe_dmtt_ctx; + struct ub_ta_latch_data_outbuf ta_latch_data; + struct ub_tp_latch_data_outbuf tp_latch_data; +}; + +struct ub_capture_info { + u32 cap_status; + u32 cap_mode; + u32 tp_mode; + u32 cap_block_num_shift; + u32 cap_func; + u32 cap_state; + u32 cap_max_num; + u32 cap_pi; + u32 cap_ci; +}; + +struct ub_tp_capture_info { + u32 tp_num; + u32 tpn[UB_CAPTURE_TP_MAX_NUM]; +}; + +union ub_packet_outbuf { + struct ub_capture_info capture_info; + struct ub_tp_capture_info tp_capture_info; +}; + +struct udma_l2d_tbl_dfx { + l2d_ub_dfx_tbl_attr_s attr; /* ub l2d dfx_tbl_attr */ + l2d_ub_dfx_tbl_mask_s mask; /* ub l2d dfx_tbl_mask */ +}; +struct ub_packet_inbuf { + u32 cmd_type; + u32 mode; + u32 tpn; + u32 drop_level; + u32 cc_inject_mode; + u32 cc_percent; + u32 cc_limit_low; + u32 cc_limit_high; + struct udma_l2d_tbl_dfx data; +}; + +struct ub_attack_outbuf { + u64 db; +}; + +struct ub_attack_inbuf { + u32 convert_endian; + u32 pi_ci; + u32 object; + u32 cmd_type; + u32 offset; + u32 length; + u32 srv_type; + u32 attack_value[UB_ATTACK_DW_NUM]; + u32 attack_mask[UB_ATTACK_DW_NUM]; +}; + +struct ub_cqm_modify_inbuf { + u32 cmd_type; + u32 xid; + u32 offset; + u32 length; + u32 vf_id; + u32 data_len; + u8 data[UB_CQM_MODIFY_DATA_LEN + 1]; + bool is_data_set; +}; + +union ub_cqm_modify_outbuf { + u32 rsvd; +}; + +struct ub_port_traffic { + u64 dp_tx_pkt_num; + u64 dp_tx_pkt_bytes; + u64 dp_rx_pkt_num; + u64 dp_rx_pkt_bytes; + u64 local_tx_pkt_num; + u64 local_tx_pkt_bytes; + u64 local_rx_pkt_num; + u64 local_rx_pkt_bytes; +}; + +union ub_port_sta_outbuf { + struct ub_dfx_port_statistics_cmd port_traffic; +}; + +struct ub_port_sta_inbuf { + u32 cmd_type; + u8 port_id; + u8 cos; + u8 gap; + u8 all; + u8 exec_cos_set; + u8 exec_port_set; + u8 exec_time_set; + u8 vf_id; +}; + +struct ub_perf_ctr_inbuf { + u32 cmd_type; + u8 gap_index; + bool exec_time_set; +}; + +struct ub_perf_query_outbuf { + u64 dispatch_times; // 成功执行次数 + u64 cmdq_rtt_sum; // 总时延（单位是纳秒） + u64 cmdq_npu_rtt_sum; // 微码部分总时延 +}; + +struct ub_perf_query_inbuf { + u32 cmd_type; + u32 xid; + u32 vfid; + u8 clear_flag; +}; + +enum ub_dfx_type { + UB_DFX_QUERY = 0x80, + UB_DFX_MODIFY = 0x81, + UB_DFX_PACKET = 0x82, + UB_DFX_PORT_STA = 0x83, + UB_DFX_CQM_MODIFY = 0x84, + UB_DFX_ATTACK = 0x85, + UB_DFX_PERF_CTR = 0x86, + UB_DFX_L2D_MEM = 0x87, + UB_DFX_PERF_QUERY = 0x88, +}; + +enum ub_query_type_source { + UB_QUERY_FROM_CACHE = 0, + UB_QUERY_FROM_HOST = 1, +}; + +enum ub_query_sq_rq { + UB_QUERY_SQ = 0, + UB_QUERY_RQ = 1, +}; + +enum ub_query_sub_type { + UB_QUERY_SUB_TYPE_CTX = 0x0, + UB_QUERY_SUB_TYPE_MTT = 0x1, + UB_QUERY_SUB_TYPE_WQE = 0x2, + UB_QUERY_SUB_TYPE_INFO = 0x3, + UB_QUERY_SUB_TYPE_SIP = 0x4, + UB_QUERY_SUB_TYPE_DIP = 0x5, + UB_QUERY_SUB_TYPE_PCQC = 0x6, + UB_QUERY_SUB_TYPE_MPT = 0x7, + UB_QUERY_SUB_TYPE_SRQ = 0x8, + UB_QUERY_SUB_TYPE_CNT = 0x9, + UB_QUERY_SUB_TYPE_FLOW = 0xa, + UB_QUERY_SUB_TYPE_RDMARC = 0xb, + UB_QUERY_SUB_TYPE_OOR_INFO = 0xc, + UB_QUERY_SUB_TYPE_TASK_LIST_INFO = 0xd, + UB_QUERY_SUB_TYPE_SRP_BITMAP = 0xe, + UB_QUERY_SUB_TYPE_SRP_CTR_BITMAP = 0xf, + UB_QUERY_SUB_TYPE_CC_INFO = 0x10, + UB_QUERY_SUB_TYPE_FUNC_INFO = 0x11, + UB_QUERY_SUB_TYPE_MIG_COUNTER_INFO = 0x12, + UB_QUERY_SUB_TYPE_INVALID = 0x13, + UB_QUERY_SUB_TYPE_CAP = 0x14, + UB_QUERY_SUB_TYPE_SECURE_MEM_INFO = 0x15, + UB_QUERY_SUB_TYPE_Q_DEPTH = 0x16, + UB_QUERY_SUB_TYPE_DSCP = 0x17, + UB_QUERY_SUB_TYPE_RDMARC_EXT = 0x18, + UB_QUERY_SUB_TYPE_CTX_EXT = 0x19, + UB_QUERY_SUB_TYPE_SAFE_DMTT_BITMAP = + 0x1a, /* 1823 添加，考虑1825 1823兼容性预留 */ + UB_QUERY_SUB_TYPE_SAFE_DMTT_CTX = + 0x1b, /* 1823 添加，考虑1825 1823兼容性预留 */ + UB_QUERY_SUB_TYPE_IDX_WQE = 0x1c, + UB_QUERY_SUB_TYPE_IO_STAT = 0x1d, + UB_QUERY_SUB_TYPE_TA_OOR_INFO = 0x1e, + UB_QUERY_SUB_TYPE_MSN_ENTRY = 0x1f, + UB_QUERY_SUB_TYPE_TA_LATCH = + 0x20, /* 1823 1825 TA锁存信息查询命令归一 */ + UB_QUERY_SUB_TYPE_TP_LATCH = 0X21, /* 1825 添加TP锁存信息查询 */ + UB_QUERY_SUB_TYPE_XSN_TP = + 0X22, /* UB_QUERY_TYPE_XSN 的 subtype 不会作为cmd传给芯片 */ + UB_QUERY_SUB_TYPE_XSN_TPG = 0X23 + /* 考虑兼容性，增加消息id，只能往后追加 */ +}; + +enum udma_query_cmd_type { + UB_QUERY_TYPE_JFS = 0x0, + UB_QUERY_TYPE_JFR = 0x1, + UB_QUERY_TYPE_JFC = 0x2, + UB_QUERY_TYPE_JETTY = 0x3, + UB_QUERY_TYPE_JETTY_GROUP = 0x4, + UB_QUERY_TYPE_SEG = 0x5, + UB_QUERY_TYPE_DEV = 0x6, + UB_QUERY_TYPE_TP = 0x7, + UB_QUERY_TYPE_TPG = 0x8, + UB_QUERY_TYPE_VTP = 0x9, + UB_QUERY_TYPE_RC_QUEUE = 0xa, + UB_QUERY_TYPE_UPI = 0xb, + UB_QUERY_TYPE_CC = 0xc, + UB_QUERY_TYPE_SEID = 0xd, + UB_QUERY_TYPE_MIG = 0xe, + UB_QUERY_TYPE_LATCH = 0xf, + UB_QUERY_TYPE_XSN = 0x10, /* UB_QUERY_TYPE_XSN 不会作为cmd传给芯片 */ + UB_QUERY_TYPE_INVALID, + /* 考虑兼容性，增加消息id，只能往后追加 */ +}; + +enum udma_packet_cmd_type { + /* 抓包 */ + UB_CMD_START_CAP_PACKET = 0x0, /* 兼容性预留，暂无使用 */ + UB_CMD_STOP_CAP_PACKET = 0x1, /* 兼容性预留，暂无使用 */ + UB_CMD_QUERY_CAP_INFO = 0x2, /* 兼容性预留，暂无使用 */ + UB_CMD_ENABLE_TP_CAP_PACKET = 0x3, /* 兼容性预留，暂无使用 */ + UB_CMD_DISABLE_TP_CAP_PACKET = 0x4, + UB_CMD_QUERY_TP_CAP_INFO = 0x5, /* 兼容性预留，暂无使用 */ + + /* 丢包 */ + UB_CMD_START_DROP_FUNC_PACKET = 0x6, + UB_CMD_STOP_DROP_FUNC_PACKET = 0x7, + UB_CMD_START_DROP_TP_PACKET = 0x8, + UB_CMD_STOP_DROP_TP_PACKET = 0x9, + + /* CC capture */ + UB_CMD_CC_INJECT = 0xa, + + /* 丢包 */ + UB_CMD_START_DROP_CARD_PACKET = 0xb, + UB_CMD_STOP_DROP_CARD_PACKET = 0xc, + /* 考虑兼容性，增加消息id，只能往后追加 */ +}; + +enum udma_modity_cmd_type { + UB_MODIFY_TYPE_TP = 0x0, + UB_MODIFY_TYPE_TPG_MULTIPATH = 0x1, + UB_MODIFY_TYPE_CC = 0x2, + UB_MODIFY_TYPE_TP_SRP = 0x3, + UB_MODIFY_TYPE_AEQE = 0x4, + UB_MODIFY_TYPE_DROP_AEQE = 0x5, + UB_MODIFY_TYPE_QOS = 0x6, + UB_MODIFY_TYPE_MUL_MODE = 0x7, + UB_MODIFY_TYPE_FUNC_TABLE = 0x8, + UB_MODIFY_TYPE_CFG_COS_EN = 0x9, + UB_MODIFY_TYPE_DEVICE = 0xa, + UB_MODIFY_TYPE_JETTY = 0xb, + UB_MODIFY_TYPE_LATCH_LOCK = 0xc, + UB_MODIFY_TYPE_INVALID, + /* 考虑兼容性，增加消息id，只能往后追加 */ +}; + +enum udma_modity_cmd_sub_type { + UB_MODIFY_SUB_TYPE_SRP_BITMAP = 0x0, + UB_MODIFY_SUB_TYPE_SRP_CTR_BITMAP = 0x1, + UB_MODIFY_SUB_TYPE_FUNC_MAPPING = 0x2, + UB_MODIFY_SUB_TYPE_BPS = 0x3, + UB_MODIFY_SUB_TYPE_PPS = 0x4, + UB_MODIFY_SUB_TYPE_Q_DEPTH = 0x5, + UB_MODIFY_SUB_TYPE_MTU_1K_EN = 0x6, + UB_MODIFY_SUB_TYPE_CLEAR_IO_STAT = 0x7, + UB_MODIFY_SUB_TYPE_CLEAR_TA_LATCH_LOCK = 0x8, + UB_MODIFY_SUB_TYPE_CLEAR_TP_LATCH_LOCK = 0x9, + UB_MODIFY_SUB_TYPE_MAX_JETTY = 0xa, + UB_MODIFY_SUB_TYPE_INVALID, + /* 考虑兼容性，增加消息id，只能往后追加 */ +}; + +enum ub_attack_type { + UB_ATTACK_TYPE_DB = 0, + UB_ATTACK_TYPE_WQE, + UB_ATTACK_TYPE_MTT, + UB_ATTACK_TYPE_PICI, + UB_ATTACK_TYPE_TAMSN, + UB_ATTACK_TYPE_INVALID +}; + +enum ub_attack_sub_type { + UB_ATTACK_SUB_TYPE_JETTY = 0, + UB_ATTACK_SUB_TYPE_JFS, + UB_ATTACK_SUB_TYPE_JFR, + UB_ATTACK_SUB_TYPE_JFRC, + UB_ATTACK_SUB_TYPE_JFC, + UB_ATTACK_SUB_TYPE_SEG, + UB_ATTACK_SUB_TYPE_IDX_Q, + UB_ATTACK_SUB_TYPE_INVALID +}; + +enum udma_port_sta_cmd_type { + UB_PORT_STA_RTCB = 0, + UB_VF_STA_RTCB, +}; + +enum udma_performance_cmd_type { + UB_PERF_CMD_TYPE = 0, +}; + +enum udma_cqm_modify_cmd_type { + UB_CQM_MODIFY_TYPE_JETTY_CTX = 0x0, + UB_CQM_MODIFY_TYPE_TP_CTX = 0x1, + UB_CQM_MODIFY_TYPE_JFR_SRQ_CTX = 0x2, + UB_CQM_MODIFY_TYPE_JFR_CTX = 0x3, + UB_CQM_MODIFY_TYPE_JFC_CTX = 0x4, + UB_CQM_MODIFY_TYPE_SEG_CTX = 0x5, + UB_CQM_MODIFY_TYPE_JFS_CTX = 0x6, + UB_CQM_MODIFY_TYPE_JFRC_CTX = 0x7, + UB_CQM_MODIFY_TYPE_CLEAR_LATCH_LOCK = 0x8, + UB_CQM_MODIFY_TYPE_VTP_CTX = 0x9, + UB_CQM_MODIFY_TYPE_TPG_CTX = 0xa, + UB_CQM_MODIFY_TYPE_JFRC_PCQC = 0xb, + UB_CQM_MODIFY_TYPE_SIP_TBL = 0xc, + UB_CQM_MODIFY_TYPE_INVALID, + /* 考虑兼容性，增加消息id，只能往后追加 */ +}; + +static inline u32 ub_dfx_get_cmd_type(u32 cmd_type, u32 sub_type, + u32 source_type) +{ + return ((cmd_type << UB_QUERY_TYPE_BIT) + (sub_type << 1) + + source_type); +} + +#define UB_DFX_QUERY_SOURCE_TYPE_BIT (1U) +#define UB_DFX_QUERY_SOURCE_TYPE_SHIELD_MASK (~UB_DFX_QUERY_SOURCE_TYPE_BIT) + +#endif /* UB_PUB_CMD_H */ -- 2.37.7